Afdrukken

1 GHz PLL in 100 kHz steps

Inleiding

Dit artikel beschrijft de opbouw van een PLL gestuurde oscillator, met gebruik van standaard IC's uit de 74HCT serie. Het enige niet-standaard component is de prescaler, waar een tamelijk goed verkrijgbare SAB6456 of U813 ingezet kan worden. In de voorbeelden wordt telkens uitgegaan van een ingestelde frequentie van 100.0 MHz en bijbehorend deeltal 1000.

Werking van de PLL gestuurde oscillator

Blokschema PLL oscillator

De PLL stelt een VCO in op een frequentie die een veelvoud is van een kristalstabiele referentie. De frequentie wordt bepaald door de referentie en het gekozen deeltal. Aangezien de oscillatorfrequentie te groot is om direct te verwerken door de programmable divider, is gekozen voor een opzet waarbij deze frequentie door een vaste deler (prescaler) teruggebracht wordt tot een hanteerbaar nivo. Na deling door 64 blijft een frequentie van maximaal 15.625 MHz over. De programmeerbare deler reduceert deze frequentie tot de referentiefrequentie van 1.5625 kHz (100 kHz stapgrootte / 64).

Als referentie is een 6.4 MHz kristal gebruikt, dan na deling door 4096 exact de gewenste 1.5625 kHz levert. Het gedeelde signaal uit de VCO wordt vergeleken met het referentiesigaal door een fasevergelijker. Het foutsigaal wordt door het loop filter geintegreerd - dit is nodig om zowel modulatie door het foutsigaal te voorkomen als gewenste frequentiemodulatie toe te staan. Het loopfilter voorziet tevens in enige demping, om over-correctie door de PLL te voorkomen.

Voor gebruik op lagere frequenties (tot circa 15 Mhz) kan de PLL ook gebruikt worden zonder prescaler. Aangezien de deler te programmeren is tot deeltal 15999 kan zo een PLL gebouwd worden die frequenties tot 16 MHz in stappen van 10 kHz oplevert. De referentie wordt dan direct 10 kHz, die bijvoorbeeld te betrekken is uit een kristal van 5.12 MHz of 10.24 MHz (deeltal respectievelijk 512 en 1024).

Praktische opbouw

Het blokschema is tamelijk direct te vertalen naar de IC's die gebruikt zijn in het volgende schema:

Schema PLL gestuurde oscillator (klik voor grotere versie)

De prescaler voorziet in de eerste deling, en heeft een gevoelige HF ingang (signaalnivo's tussen 10 en 300 mV). De uitgang van de prescaler is niet TTL-compatible, aanpassing wordt verzorgd door een BC550. Deze aanpassing inverteerd het signaal, maar dit heeft voor de verdere functie geen gevolgen.

Belangrijkste schakel is de programmeerbare deler 74HCT4059. Het deeltal wordt ingesteld via zogenaamde jam-inputs, en kan in deze configuratie per digit in BCD worden ingesteld. De jam-inputs moeten altijd worden aangesloten op +5 V (1) of GND (0). Om bijvoorbeeld deeltal 1034 in te stellen zijn J13 (1x 100 MHz), J5, J6 (1 en 2 x 1 MHz) en J3 (4x 100 kHz) hoog, de overige laag. Praktisch gezien kan deze instelling met jumpers, dipswitches of BCD rotary switches worden uitgevoerd, eventueel met behulp van pull up/down weerstanden.

Het referentiesignaal wordt door de 74HCT4060 gemaakt uit een 6.4 Mhz kristal. Fine-tuning van deze frequentie is mogelijk door 1 van de 33 pF condensators te vervangen door een trimmer.

De eigenlijke PLL (74HCT4046) heeft 2 fasevergelijkers. Er wordt gebruik gemaakt van PC2, deze heeft als voordeel gebruik te maken van flankdetectie zodat de duty cycle van de signalen niet van belang is. Daarnaast heeft PC2 een tri-state uitgang zodat het regelsignaal zeer klein blijft zolang weinig correctie nodig is. Van de vaste faserelatie tussen signaal en referentie wordt tevens gebruik gemaakt voor een lock-detector.

Het loopfilter is een dubbel filter, dat zorgt voor integratie van het foutsignaal, en extra onderdrukking van de referentiefrequentie. Tot slot is voorzien in een ingang voor modulatie. Deze ingang biedt een basale pre-emphase voor gebruik in broadcast toepassingen - deze functie is eenvoudig uit te schakelen door het verwijderen van de 2,2 nF condensator aan de audioingang.

De demping in het loopfilter wordt goeddeels bepaald door de 2 weerstanden van 1 kΩ en de condensator van 220 µF. Door de verhouding tussen de weerstanden te veranderen of de condensator aan te passen kan de demping en integratietijd worden aangepast.

Meten & testen

In het schakelschema zijn een aantal testpunten aangegeven. Op deze punten staan interessantie signalen waarmee de werking van de PLL gecontroleerd kan worden. Via TP1 en TP2 kan de werking van de prescaler en buffer worden gecontroleerd:

Signalen op TP1 & TP2

TP1 (upper trace) laat het gedeelde sigaal zien, amplitude is ongeveer 1 Volt t-t.
TP2 (lower trace) laat de uitgang van de BC550 zien, amplitude is vrijwel gelijk aan Vcc.

De ingangssignalen van de PLL zijn te bekijken via TP3 en TP4:

Signalen op TP3 & TP4

TP3 (upper trace) laat de uitgang van de 4059 zien. De duty cycle van dit signaal is zeer klein, bij een deeltal van 1000 slechts 0,1%.
TP4 (lower trace) laat het referentiesignaal zien.

Indien de PLL gelocked is staan de signalen 'stil' ten op zichte van elkaar. Door op TP3 te triggeren en de shift in het signaal op TP4 te bekijken kan het afregelen van de VCO eenvoudiger uitgevoerd worden.

TP5 laat de uitgang van de fasevergelijker zien. Tijdens bijregelen van het signaal ziet dit er ongeveer zo uit (lower trace: TP4):

Signaal op TP5

Deze afbeelding is gemaakt door bewust het loopfilter met een weerstand te belasten, om zo de PLL tot correcties te dwingen. Tijdens normaal bedrijf zijn slechts sporadisch kleine correctiepulsen naar onder of boven te zien. Wanneer de PLL begint met locken, of bij verstoring van de oscillator zijn bredere correctiesignalen zichbaar (dit kan eventueel getest worden door de oscillator met de hand te naderen).

TP6 tot slot laat het foutsignaal zien dan ook voor de lock-indicatie gebruikt wordt:

Signaal op TP6

TP6 wordt laag wanneer de fases van referentie en signaal ongelijk zijn. Hoe groter het verschil, hoe langer het lage deel van het signaal duurt. Bij normaal bedrijf zal TP6 >95% van de tijd hoog zijn, buiten lock is de duty cycle gemiddeld 50%. Wanneer de oscillator verstoord wordt is hier heel duidelijk te zien dat er gecorrigeerd wordt.

Test oscillator

De PLL is uiteraard geschikt om te werken met allerlei variabele oscillatoren, maar om het een en ander te testen is een simpele testoscillator bijgevoegd.

PLL test oscillator

De hartley-oscillator is opgebouwd rond een dual-gate mosfet, bijvoorbeeld BF981, maar andere types zijn ook bruikbaar. De spoel heeft 4.5 windingen, 6 mm diameter en een wikkelspatie van ongeveer 1 mm. De tap ligt ongeveer in het midden van de spoel, en komt niet bijzonder nauw. Met de gegeven componentwaarden is het regelbereik via de trimmer circa 70 tot 120 MHz. Dit kan eenvoudig verschoven worden door de componenten aan te passen. Met een iets kleinere spoel is de oscillator ook geschikt voor 2-meter gebruik. Met een BB215 als varicap ontstaat een gevoeligheid van ca 1 MHz/Volt tussen 1.5 en 4.5 Volt. Er kan ook gebruik worden gemaakt van BB105 en dergelijke; zelfs een 1N4007 volstaat, maar met aanzienlijk kleiner regelbereik.

Een vergelijkbare oscillator ziet er opgebouwd zo uit:

Opgebouwde test oscillator

Er zijn iets andere componenten gebruikt, en daarnaast is een extra modulatie-ingang aanwezig, maar in concept is deze oscillator identiek aan bovenstaande.

© 2005 Ben Merghart