dat is wat er ook gebeurd.
hoofdstuk 16 leegt 'quick en dirty' uit hoe je met quartus omgaat : project aanmaken , componentne plaatsen,verplaatsen verbinden herverbinden , synthetisern en simulatievectoren aanmkaen
voor diegene die niet kunne wachten : lees eerst hoofdstuk 16. en begin dan vanvoor te lezen
voor iedere basisschakeling die uitgelegd wordt staan de quartus schema's in het boek. dus kan je gelijk aan de slag.
en tegen dat je 2 hoofdstukken ver bent en 3 oefeningen gedaan hebt zit quartus je in de vingers.
nog eens : dit is een 'hands-on' boek. geen droge theorie en 500 bladzijden met voorbijgestreefde en nutteloze of compleet achterhaald karnaugh kaarten.
ook geen 500 bladzijden met hersenkronkels om de meest compacte , reeds geminimaliseerde logica te maken met minst ttl ictjes.
maar wel recht voor zen raap electronica. het steekt niet nauw hoeveel ic's we moeten instantieren als de boel maar sneller kan ontworpen worden en eenvoudiger te begrijpen valt. de minimalisatie doet de synthesiszer in quartus. daar dient die tikbak op je bureau trouwnes voor : al het 'apewerk' om logische vergelijkingen te minimaliseren.
tijdens de uitleg van de basiscircuits wordt wel even in detail ingegaan hoe bepaalde dingen werken , hoe ze in het echt geimplementeerd worden (bereidt je voor op een schok als je gaat lezen hoe een flipflop echt in elkaar steekt .... vergeet die zever met de twee nand of nor poorten ... en zeker bij heel complexe flipflops. das de 'theorie'. in de praktijk zit dat heeel anders in elkaar)
ik leg bijvoorbeeld in detail uit hoe een decoder en encoder werkt. mooi om te zien en het legt een goede basis om combinatorische circuits te bouwen. daarna gaan we mujltiplexers maken gebaseerd op die decoders.
en vanaf dan worden er geen waarheidstabellen meer om gezet in formulekes , ggeminimaliseerd en omgezet in losse poorten. een logische vergelijking maken ? pak een multiplexer en strap ingangen aan grond en voeding en go! ( zo wordt het ook gedaan fysiek in de fpga ). de synthesiser doet dan 'schrappen wat niet past of overbodig is ' en mapt dat mooi opde hardware.
het voordeel van die aanpak is dat je circuit een constante doorlooptijd heeft. een grote klets combinatorische logica kan race condities krijgen. als je dat oplost met een multiplexer ben je van de truut vanaf.
opgelet. al dien theorie wordt OOK uitgelegd , inclusief karnaugh en demorgan en quine mcklusky.
ditto hoe je poortschemas kan minimaliseren. het blijft nuttige 'background' . maar op een bepaald punt stopt dat en ga ik over naar een 'praktische' aanpak. De focus verschuift naar : het probleem analyhseren , in stukken kappen en een blok logica in elkaar zetten die het probleem oplost. daarna voegen we de boel samen en hebben we (hopelijk) een werkend circuit.
vanuit dat oogpunt ook ga ik verilog en vhdl uitleggen.
AHDL wordt ook even aangehaald. das de intenre taal vana altera. het is razend eenvoudig om daar bijvoorbeeld een waarheidstabel in te stampen. een 7 segment decoder maken ? of een 7x5 matrix tabel ? kinderspel. duw dat erin en laat quartus de boel minimaliseren en synthetiseren.
in 1.2.3 staat daar een mooi schemasymbooltje met de achterliggende code. een van de eerste blokken die we maken is een display engine. 4 bit data erin samen met een 2 bit address en een clock lijn. je schrijft het gewenste teken in het geheugen en de scanning engine doet de rest ( de displays op zowel het elektuur bord als mijn bord zijn gemulitplext. dus moeten we daar eerst ' overheen' das veel te moeilijk om telkens uit te vlooien. ik maak dus gewoon een universsel blok waar ik getalletjes kan inzetten. en klaar. enfin je ziet het allemaal wel als het boek af is
[Bericht gewijzigd door free_electron op 16 oktober 2006 16:14:37]
