| Naam |
Bericht |
patrick valk
|
ik had het al in me vorige topic overdie - 5 volt die ik nodig had voor mij 2 nieuwe lcdtjes
maar ik heb alles geprobeerd ik krijg er geen leven in ik heb wel het contrast dus het ligt niet aan de spanning
ik heb hem op 4 bit mode gehad op 8 bit mode gehad op anderen poorten geprobeerd ik bestuur hem met een pic 16f877 in picbasic 'heb ook een anderen 4*20 van htvision en die doet het wel' maar perongelijk de backligt gemold
zie hier prog: oja ik heb de 2 en lijnen nu nog gewoon op een en de zelfde poort
DEVICE 16F877
XTAL 10
ALL_DIGITAL 1
DECLARE LCD_ENPIN PORTA.0
DECLARE LCD_RSPIN PORTA.1
DECLARE LCD_DTPIN PORTB.0
DECLARE LCD_INTERFACE 8
DELAYMS 500
CLS
DELAYMS 500
PRINT AT 1,1, "hallo"
STOP
END [Bericht gewijzigd door patrick valk op 15 augustus 2008 22:10:47]
FPGA RULE'S !!!
|
Periang
|
Je hebt niet toevallig een progje met spellingscontrole voordat je wat post?
Multidesk.be de gratis pc- en multimedia helpdesk!
|
bassie-
|
Heb je al is een 2.2K weerstandje in de RS en EN lijnen geprobeerd? Ik had een keer een schermpje waarbij dat nodig was.
|
patrick valk
|
ik ga het vanavond proberen
FPGA RULE'S !!!
|
jj
|
probeer deze er bij te zetten 'DECLARE LCD_LINES 4'
hier mee geef je aan dat je niet de standaard lcd gebruikt
|
Stynus
|
Weet je zeker dat de pic "loopt"?
Hang er is een ledje op en kijk is of je dat aan het knipperen krijgt. Dan weet je dat daar de fout niet zit.
http://www.elektronicastynus.be ||| http://www.schematheek.net ||| Goedkope kwaliteits webhosting
|
DC2PCC
|
een 4x40 LCd display heeft in het geval dat het een HD44780 compatible display is, twee enable lijnen, eentje voor de bovenste 2x40 karakters en eentje voor de onderste 2x40 karakters.
Als je hier geen rekening mee houdt, kun je je vergissen in de pinning van de datalijnen, die kunnen er dan eentje naast staan. Het display krijgt zo natuurlijk nooit de juiste initialisatiebevelen en wil niets doen, buiten zwarte blokjes op de eerste en derde regel.
|
patrick valk
|
ik weet zeker dat de pic 'loopt'
maar hij doet het nog niet
zie hier de datasheet http://www.uploadarchief.net/files/download/appnotes.pdf
FPGA RULE'S !!!
|
patrick valk
|
effe een klein vraagje over wat anders
ik heb net een lucht pomp gesloopt en die werd aangestuurd door een pic16c622a ik heb de k8048 programmeer van velleman kan ik hem daarmee programmeren hij staat er niet tussen maat de 16f627 kan ik ook programmeren als 16f628
FPGA RULE'S !!!
|
shiptronic
Golden Member
|
De C-verzie is volgens mij maar eenmalig te proggen
www.PPO-Systems.nl ,Officeel Elsbett dealer
|
patrick valk
|
niemand ???
FPGA RULE'S !!!
|
Henry S.
Moderator
|
quote:
Dat is geen datasheet.
Windhoos helemaal zat? Een ATX-voeding is geen labvoeding!
|
patrick valk
|
FPGA RULE'S !!!
|
marcob
|
Het is vrij eenvoudig, je moet voor de bovenste 2 rijen E1 en voor de onderste twee E2. Dus je moet met een extra uitgang kiezen voor E1 of E2.
Ik heb een voorbeeld gevonden, maar dan met twee LCD's maar het principe is hetzefde. Hier op CO is er ook al eens een discussie over geweest. Dus effe zoeken wil helpen.
http://www.picbasic.org/forum/showthread.php?t=9653&highlight=LCD
Een WOK is ook maar een vergiet zonder gaatjes
|
patrick valk
|
ja dat had ik ook al gezien maar ik dacht om te proberen doe ik ze alle twee op de zelfde port en die link kende ik al maar kan je die and door een bc547 vervangen ??? [Bericht gewijzigd door patrick valk op 18 augustus 2008 12:04:22]
FPGA RULE'S !!!
|
Looier
|
|
patrick valk
|
en dan op de en1 van de pic side de + bev.
mvg
FPGA RULE'S !!!
|
patrick valk
|
ik heb nog is gezocht en kwam dit bericht tegen in een ander topic
en dit ga ik ook maar is proberen
Met dank aan Frits en Marcob.
Ik heb het 4-regelig display kunnen aansturen mits gebruikmaking van 2 externe and-poorten (74LS08)
en volgende code:
Device 16F628A ;Gebruik een 16F628A type
Config INTRC_OSC_NOCLKOUT, WDT_OFF, PWRTE_ON, LVP_OFF, MCLRE_OFF
ALL_DIGITAL TRUE ;Alle ingangen digitaal
DelayMS 500 ;initialisatie display
Opnieuw:
High PORTB.0 ;enable 1 sturen
High PORTB.1 ;enable 2 sturen
Cls ;display wissen
DelayMS 1000 ;1000 milliseconden = 1 seconde
High PORTB.0 ;enable 1 sturen
Low PORTB.1 ;enable 2 blokkeren
Print At 1, 1, "Dit is een display van 4 x 40 karakters." ;Zet deze tekst op regel 1
DelayMS 1000 ;1000 milliseconden = 1 seconde
Print At 2, 1, "Echt heel mooi maar geen gemakkelijke." ;Zet deze tekst op regel 2
DelayMS 1000 ;1000 milliseconden = 1 seconde
Low PORTB.0 ;enable 1 blokkeren
High PORTB.1 ;enable 2 sturen
Print At 1, 1, "Deze tekst moet op regel 3 komen staan." ;Zet deze tekst op regel 3
DelayMS 1000 ;1000 milliseconden = 1 seconde
Print At 2, 1, "En deze tekst moet dan op regel 4 komen." ;Zet deze tekst op regel 4
DelayMS 3000 ;3000 milliseconden = 1 seconde
GoTo Opnieuw
End
De enable 1 is aangesloten op de uitgang van and-poort 1
met ingangen portb.1 en portb.2
De enable 2 is aangesloten op de uitgang van and-poort 2
met ingangen portb.0 en portb.2
Jammer van deze oplossing maar ik heb veel geprobeerd en vind geen simpelere.
Of iemand een beter idee?
FPGA RULE'S !!!
|
patrick valk
|
ik heb hem nu zo maar hij doet nog niks de led knippert wel dus de pic draait weet iemand de oplossing ???
Device 16F877
XTAL 10
ALL_DIGITAL 1
Toggle PORTC.2
DelayMS 500
Toggle PORTC.2
DelayMS 500
Toggle PORTC.2
Declare LCD_ENPIN PORTA.0
Declare LCD_RSPIN PORTA.1
Declare LCD_DTPIN PORTB.0
Declare LCD_INTERFACE 4
Declare LCD_LINES 2
DelayMS 500 ;initialisatie display
Opnieuw:
High PORTC.0 ;enable 1 sturen
High PORTC.1 ;enable 2 sturen
Cls ;display wissen
DelayMS 1000 ;1000 milliseconden = 1 seconde
High PORTC.0 ;enable 1 sturen
Low PORTC.1 ;enable 2 blokkeren
Print At 1, 1, "Dit is een display van 4 x 40 karakters." ;Zet deze tekst op regel 1
DelayMS 1000 ;1000 milliseconden = 1 seconde
Print At 2, 1, "Echt heel mooi maar geen gemakkelijke." ;Zet deze tekst op regel 2
DelayMS 1000 ;1000 milliseconden = 1 seconde
Low PORTC.0 ;enable 1 blokkeren
High PORTC.1 ;enable 2 sturen
Print At 1, 1, "Deze tekst moet op regel 3 komen staan." ;Zet deze tekst op regel 3
DelayMS 1000 ;1000 milliseconden = 1 seconde
Print At 2, 1, "En deze tekst moet dan op regel 4 komen." ;Zet deze tekst op regel 4
DelayMS 3000 ;3000 milliseconden = 1 seconde
GoTo Opnieuw
End
FPGA RULE'S !!!
|
Lucky luke
|
enable word voor iets meer gebruikt dan puur het enablen van het display, anders had je 'm evengoed gewoon aan de + kunnen hangen als je maar 1 display zou hebben.
Ik heb ergens een erg goede pdf gezien, eens zien of ik 'm nog ergens online kan vinden...
Het was ff zoeken maar ik heb ze:
http://www.epemag.wimborne.co.uk/lcd1.pdf
http://www.epemag.wimborne.co.uk/lcd2.pdf
Erg leerzaam! LCD aansturen door met schakelaars zelf de datalijnen te besturen.
Er zitten wat haken en ogen aan, zie dit topic:
http://www.circuitsonline.net/forum/view/38731/1/lcd+aanstur...chakelaars [Bericht gewijzigd door Lucky luke op 19 augustus 2008 14:59:28]
mijn homepage. // De vraag is niet: Is ubuntu klaar voor de desktop. De vraag is of de desktop klaar is voor Ubuntu.
|
patrick valk
|
mijn vorigen lcdtjes van htvision dus nieuw deden het wel
maar deze twee tweedehandse doen het niet 'op de print die ik heb gekregen wel maar die print is stuk ' [Bericht gewijzigd door patrick valk op 19 augustus 2008 15:50:21]
FPGA RULE'S !!!
|
shiptronic
Golden Member
|
post ook even een schema bij je programma, das wel zo makkelijk om te zien wat je aan het doen bent , en waar het eventueel fout gaat.
is het hardware of een software fout ? (combi kan ook nog  )
www.PPO-Systems.nl ,Officeel Elsbett dealer
|
patrick valk
|
ik heb hier geen schema van
heef iemand een simpel programma om een schema te tekenen ???
FPGA RULE'S !!!
|
shiptronic
Golden Member
|
pen, papier scannen?
elke computer heeft wel zoiets als paint
kijk eens op het forum tussen de download's : http://www.circuitsonline.net/download/cat/6
www.PPO-Systems.nl ,Officeel Elsbett dealer
|
patrick valk
|
1 tot 9 naar port portb dus porb.0 bd0 enz
9 en 15 via die manier met die diodes naar portc en naar porta
10 naar min rs naar porta vo via potmeter naar min en -5 vlot
13 en 14 naar min en plus backlight niet belangrijk
ik hoop dat ik het zo goed heb uitgelegd [Bericht gewijzigd door patrick valk op 20 augustus 2008 18:23:05]
FPGA RULE'S !!!
|