2Mb flash van 3,3 V toch op 5 V zonder U-conversie?

maxim-ic.com, daar zag ik er laatst een boel, verder werden NXP en TI een stukje terug genoemd.

Ja dat zag ik later.

Maar is er een bepaald type nummer voor die bi-directionele dingen?

logic level translators
http://para.maxim-ic.com/en/search.mvp?fam=bidirtranslators&...ree=master
high speed translators
http://para.maxim-ic.com/en/search.mvp?fam=hs_int&295=Le...ree=master

tx

Voorbeeld van TI: link. Bidirectioneel zonder direction-control pin

Ik begrijp uit de datasheet niet hoe dat ding nou werkt; in het schema op pagina 9 lijken de A en B lijnen gewoon hard aan elkaar te zitten.

Ik zou me voor kunnen stellen dat ze elke uitgang met 2 weerstanden aan de ground leggen, en dan voor de eerste (dus echt aan de ingang) meten, terwijl de output driver tussen de twee weerstanden in zit. Zodra de ingang actief gestuurd wordt door het externe device, en niet klopt met output driver in de converter, zal het verschil over de eerste weerstand staan. Op die manier zou je het verschil kunnen zien tussen de uitgang van het externe device, en de interne driver.

Zo zou ik het zelf maken, denk ik, maar of Maxim daar ook zo over denk, is me niet duidelijk. Iemand enig idee?

Er zit wel een MOSFET tussen. A en B zitten "losjes" aan elkaar aan die "gate bias" te zien. Als A van buitenaf gestuurd wordt helpt T2 mee, als B van buitenaf gestuurd wordt helpt T1 mee. De oneshots zorgen voor "harde" flanken. In deze datasheet staat nog een andere oplossing: link.

"losjes" aan elkaar? Ik zie daar toch echt een keiharde lijn doorlopen, weliswaar in een bochtje, maar daar trekken die elektronen zich erg weinig van aan.

Als ze aan elkaar zouden zitten, zou het 3.3V device dus ook de 5V op z'n flikker krijgen, en dat lijkt me dus niet de bedoeling.

Wat ik op pagina 9 zie, is dat ze beide lijnen met behulp van die FETs een flinke schop geven als ze ergens een flank zien, om alle parasitaire capaciteiten te laden of ontladen, en de lijn vervolgens met een hogere uitgangsimpedantie (4k) blijven voeden.

Dit is dus eigenlijk wat ik bedoelde, maar dan zonder de one-shots en FETs erbij. Dit zijn voor hoge snelheden natuurlijk wel nodig, omdat een uitgang met een hoge uitgangsimpedantie dan niet fijn is voor je flanken.

quote:

Op 5 september 2008 17:57:08 schreef SparkyGSX:
"losjes" aan elkaar? Ik zie daar toch echt een keiharde lijn doorlopen, weliswaar in een bochtje, maar daar trekken die elektronen zich erg weinig van aan.

Als ze aan elkaar zouden zitten, zou het 3.3V device dus ook de 5V op z'n flikker krijgen, en dat lijkt me dus niet de bedoeling.

Ze zitten ook niet aan elkaar. Dat bochtje is m.i. minimaal een transistor. Anders is die gatebias ook een beetje vreemd. In werkelijkheid zal het wel iets complexer zijn dan een enkele FET, het is een plaatje van de architecture en geen detailschema.