probleem met opbouw van ternaire logische poorten

Ik wil zelf graag een simpele ternaire ALU maken van transistors.
meer info over ternaire logica en aritmetica:
Ik ben momenteel bezig met het uitvogelen hoe alle ternaire logische poorten in elkaar zitten en dan simuleer ik ze met LT spice.
Ik was net bezig met de increment functie, maar de uitkomsten van de simulatie komen maar niet overeen met de waarheidstabel van de increment functie.
Zie hier mijn schema en de waardes van de ingangen en de uitkomsten in LTSpice:
negatieve ingang:
http://i67.tinypic.com/2yoztoh_th.png
neutrale ingang:
http://i63.tinypic.com/34rhd7p_th.png
positieve ingang:
http://i66.tinypic.com/2mzgw2q_th.png
ZOuden jullie mij kunnen helpen met de opbouw van deze logische poort?
Wat voor transistors kan ik het best gebruiken (wel SMD, want dat is goedkoper en veel compacter dan through hole) en welke waardes moeten de weerstanden hebben?

Alvast bedankt.
-Dehim

Ik zie wel verschil in je uitgangen.

Beetje raar dat je de voeding verkeerdom tekent en hem instelt op -5 of -6 volt. Die screebshots zijn amper te lezen.

Kan je geen schakelaar simuleren? Dan kan je uitgang zien veranderen zonder de simulaite opnieuw te starten

GMT+1

Heel erg bedankt voor je reactie,
Ik heb t idd een beetje raar getekend en ik kon niet zo snel een schakelaar vinden. T gaat er vooral om dat deze schakeling niet klopt met de waarheidstabel. Deze is als volgt:
I O
- 0
0 +
+ -

Bij mijn schema is dit het geval:
I.......O
-5V...+1,75V
0V....-0,23V
+5v...-4,91V

Verder is er ook en decrement functie die dit als waarheidstabel heeft:
I O
- +
0 -
+ 0

Ik zou graag tips willen hebben over hoe de logische poorten in elkaar zouden moeten steken en wat ik fout heb gedaan.

Alvast bedankt,
Dehim Verveen

PS de ternaire AND (MIN), OR (MAX) en Accept Anything heb ik al wel bedacht en deze werken wel. Ik zal later wel een tekening uploaden. en als er nog meer werkende schema's van ternaire logische poorten bij komen, upload ik deze ook.

EDIT:
Hier is de Accept Anything.
http://oi63.tinypic.com/fyd07t.jpg
Waarheidstabel (Bovenaan op de horizontale as staan de waarden van ingang 1 en links op de verticale as staan de waarden van ingang 2.):
\\- 0 +
- - - 0
0 - 0 +
+ 0 + +

De waarden van de weerstanden kunnen natuurlijk nog veranderen.
Als er opmerkingen, vragen of reacties zijn op dit schema, hoor ik het graag. T zou natuurlijk mooi zijn als t met minder transistors kan ;)

AND en OR komen later maar die zijn heel makkelijk.

[Bericht gewijzigd door Dédé1 op zondag 20 december 2015 23:27:52 (26%)

Hier is het schema van de ternaire decoder, voor de geïntersseerden:
http://i68.tinypic.com/2q8zzud_th.png
Ik weet, t schema is een beetje onoverzichtelijk getekend, maar t gaat erom dat t werkt.
Waarheidstabel:
I..O-..O0.O+
-..+...-....-
0..-...+....-
+..-...-....+

De Vgs van de transistors in het schema is als volgt:
M4, m8 en M10 hebben -10<Vgs<-5
M2 en M6 hebben -5<Vgs<0
M3 heeft 0<Vgs<5
M1, M5, M7 en M9 hebben 5<Vgs<10