Op 13 augustus 2017 21:09:20 schreef SparkyGSX:
Het vervelende is dat het grootste deel van die parameters echt niet in de datasheet staat, en bij de fabrikant zal best wel iemand zijn die dat in een simulatie heeft staan, maar daar hebben wij erg weinig aan.
Uitgaande van de transfer characteristic: de IRFP3710 (had ik toevallig de datasheet van open), lijkt het kruispunt te hebben op ongeveer 50A. Het is wat moeilijk te bepalen, aangezien hoek tussen de lijnen bij het kruispunt klein is, en de lijnen nogal dik.
Met een Pmax van 200W (abs. max., zonder derating, etc.) zou dat 4V drain-source zijn. Jij stelt dat je, bij een lagere stroom dan die 50A, het vermogen proportioneel moet verlagen. Dat betekent netto toch dat ik nooit meer dan die 4V over de tor mag laten staan?
Immers, als ik een stroom van 5A laat lopen (10% van die 50A), mag het gedissipeerde vermogen ook maar 10% zijn, dus 20W, en dat geeft dus weer 4V.
Begrijp ik je nou verkeerd? Dit lijkt me niet bijzonder bruikbaar, en de praktijk wijst uit dat je echt wel wat meer kunt doen dan dat.
EDIT: de datasheet van de 2SK1522 maakt het helemaal leuk; de lijnen in de transfer characteristics grafiek komen niet bij elkaar, of misschien helemaal op de rand bij 100A, wat 2x de toelaatbare DC drain current is.
Ik heb laatste een datasheet gezien waar op de eerste pagina stond "DC safe operating area limited by power dissipation", maar ik kan hem helaas niet meer terugvinden.
Volgens mij vat je het goed samen. Misschien doe ik wel wat fout, ik nodig jullie uit er een gat in mijn theorie (hieronder) te schieten. Simulaties hebben fabrikanten niet voor alle devices. De SOA rating wordt deels proefondervindelijk vastgesteld, aldus dat document van IR. Daar stellen ze dat het deraten volgens de theorie een onnodig belemmerende SOA oplevert, maar dat niet deraten (zoals nu dus vaak gebeurt) weer een onhandige suggestie van veiligheid geeft. Men zal ongetwijfeld soms modellen maken, maar ik gok alleen voor de wat duurdere exemplaren zoals de APL501J die blackdog noemt. Dat is echt heel erg veel werk (en dus arbeidsloon van dure specialisten), en het testen op SOA is dat ook. Voor goedkope devices is dat niet economisch te doen.
Mijn theorie is dat de 'die' van een MOSFET relatief homogeen is. een 'die' van 100mm2 hetzelfde doet als twee parallele 'dies' van 50mm2 of vier van 25mm2. Je hebt randeffecten, maar die negeren we even. Als deze 'die' een inflectiepunt* heeft op 50A, zal een halve 'die' een inflectiepunt hebben op 25A. Zelfde geldt voor vermogen: als een hele 'die' 1000W kan verstoken**, kan een halve 'die' 500W verstoken. Als je nu in een 'worst case scenario' 10V over de 'die' hebt staan kan je dus vrolijk 100A laten stromen. Als de 'die' heter wordt zal immers de stroom niet lokaal toenemen, de 'transfer charachteristic' toont immers dat op dat punt de geleiding negatief correleert met temperatuur. Dat gaat goed tot de stroom in je 'worst case scenario' afneemt tot onder het inflectiepunt van 50A, waar de maximale aangelegde spanning 20V is.
Onder de 50A gaat het echter mis, want bij 25A kan je de spanning niet ongestraft verhogen naar 40V, ondanks het feit dat de dissipatie dit toestaat. Die 25A zal zich namelijk niet goed verdelen over de 'die' maar zich dan gaan verplaatsen naar de hetere stukken van de 'die'. Deze situatie is dus niet wenselijk, want je weet niet wat er gaat gebeuren. Misschien verdeelt de warmte zich nog genoeg door geleiding om rampspoed af te wenden, misschien niet. Hiervoor hebben we de simulaties nodig en die hebben we niet.
Gaan we nu echter uit van twee halve 'dies', waarvoor het inflectiepunt op 25A ligt en het maximale vermogen op 500W dan is de situatie anders. We weten dat we op een halve 'die' bij ≥25A altijd max 500W kunnen verstoken. Als je dus begint in een situatie met 25A voor het hele 'device', dan is het ergste dat kan gebeurden dat de eerste halve 'die' opwarmt en alle stroom gaat geleiden, en dat de tweede halve 'die' zonder stroom zal zitten. Die halve 'die' zal dan echter geen problemen meer hebben met de stroomverdeling, want die zit dan aan "zijn" inflectiepunt, de stroom zal zich niet verder concentreren. Het maximale vermogen dat je dan kan dissiperen is hierdoor echter gehalveerd. Bij 25A is de maximale spanning dus nog steeds maar 20V, ondanks het feit dat je een stoere 1000W MOSFET hebt.
Het bovenstaande betekent dat zodra je onder het inflectiepunt zit, je de maximale spanning met die factor moet 'deraten'. Als je dus 5A (1/10 van het inflectiepunt van een hele 'die') door de 'die' jaagt, is het maximale vermogen 10x zo klein, want het 'current hoggen' zal 'worst case' doorgaan tot het lokale inflectiepunt is bereikt, en dat is in dit geval 5A voor 1/10 van de 'die'. Dat is het enige dat je in (deze) theorie kan garanderen. Ik houd geen rekening met de warmtegeleiding van de 'die', monokristallijn silicium is immers een zeer goede warmtegeleider. Als de eerste halve 'die' (de "actieve" helft) de andere helft gaat opwarmen zal die ook mee geleiden en zal de maximale totale stroomcapaciteit groter zijn. Je maximale vermogen is dan ook altijd ruimer dan hier aangegeven, je weet alleen niet hoeveel. Een halve 'die' in een hele behuizing heeft ook meer koeling tot zijn beschikking, dus het bovenstaande is overduidelijk niet realistisch en onnodig belemmerend. Een betere theorie moet ik jullie in elk geval schuldig blijven. Het is wellicht mogelijk een vergelijkbare theorie te maken waarin ook een waarde voor warmtegeleiding tussen de delen wordt geïmplementeerd. Ik laat de eer in dezen aan een ander.
Een oplossing voor dit gedrag is het verhogen van de weerstand van het kanaal, zodat die zal domineren in de 'transfer characteristic'. De weerstand van een halfgeleider is namelijk sterk positief gecorreleerd met de temperatuur. Dat is de oplossing die de fabrikanten (waarschijnlijk) hebben toegepast bij de "lineaire MOSFETs". Het wordt dan echter wel een heel ander 'device' met een hogere RDSon en een lager inflectiepunt die dan totaal niet meer geschikt is voor efficiënt schakelen. Dan heb je heel veel silicium nodig voor een 'device' dat weinig wezenlijke voordelen meer heeft tegenover een BJT.
Bij BJTs deelt men de 'die' in stroken of cellen in en schakelt die parallel met kleine (gediffundeerde) weerstanden (wat wij macroscopisch emitterweerstanden noemen). De stroomverdeling in de cellen kon vervolgens geregeld worden via strategisch geplaatste laaggedoteerde vormen. Dat maakt de 'device' minder geschikt voor geleiding, omdat de effectieve weerstand dan toeneemt. Bij BJTs was dat vanaf het begin noodzaak omdat ze ook in verzadiging beter geleiden bij hogere temperatuur. Bij MOSFETs is dat niet zo, die hebben een positieve temperatuurscoëfficient in verzadiging omdat die in opzet gedomineerd wordt door weerstand. Volgens mij komt hier de mythe vandaan dat MOSFETs geen 'second breakdown' hebben.
Dat was me weer een enorm stuk typen zeg, dat duurde wat langer dan ik had voorzien. Anyway, ik snap dat dit alles een beetje ver getrokken is, maar dit is mijn argument om terughoudend te zijn met het gebruik van MOSFETs en IGBTs*** die voor schakelen gemaakt zijn voor lineaire doeleinden. Dat die grafieken in de datasheets soms totale rotzooi zijn is bijzonder moeilijk te ontdekken vond ik.
*Zo heet het kruispunt van de 'transfer characteristic' volgens mij, in elk geval zal ik die naam nu even hanteren.
**Niet heel realistisch, maar 1000W rekent makkelijk.
***De geleidingsmechanismen zijn vergelijkbaar, maar ze gebruiken ook minderheidsladingsdragers om de geleiding per eenheid silicium te vergroten met allemaal eigen temperatuursafhankelijken die nog moeilijker te voorspellen zijn.
edit: Ik zie meteen dat ik een goede bak posts gemist heb. Ga ik morgen lezen denk ik...
doet het niet verkeerd (maar dat wist ik al) Thermal runnaway is omhoog en niet onwerkbaar. Maar als bv de opamp uit zijn regeling zou vallen bij meer dan 5A ofzo dan is het waarschijnlijk binnen een 10 seconden secundairy breakdown en einde oefening. (en ook dat had ik al ervaren)