Ingangs-jfet scoop

fred101

Golden Member

Ik heb hier een Leader 1060 scoop met opgeblazen ingang. Het slachtoffer is de jfet van de eerste versterker. Dit is een smd geval op piggyback board. Opdruk K25, volgens deze heel handige site waarschijnlijk een 2SK160A

Die kan ik niet nieuw vinden. Het ding zit op een los PCBtje waar je niet bij kan en wat als blackbox in het SM staat. Ik heb even een header geplaatst en een torvoetje zodat ik wat through hole jfets kon proberen. Het ding lijkt verder te werken.

Probleem is de DC-offset/balans. In sommige V/div standen is de trace in beeld, bij de rest buiten beeld.
Per jfet compleet verschillend. Bij sommige loopt de opamp uitgang vast tegen zijn rails maar bij anderen niet.

Ik heb het, in Fred_cad getekende, schema bijgevoegd. Er staan nummers in circeltjes. Dat zijn de pinnen. Wat daarna getekend is zit op het hoofd-pcb.

Dit probleem heb ik al vaker gehad. Jfets zijn helaas niet zo eenvoudig te vervangen als torren. Daar was het eenvoudiger ivm ruimte. Hier niet. Mijn maas-vergelijkingen/thevenin/superpositie etc skills zijn wat zwak ontwikkeld ;-) maar hier zal ik het eerst moeten berekenen.

Welke weerstand(en) moet ik hier aanpassen, bv tijdelijk 10x trimmer, om een vervangende jfet te kunnen plaatsen waarbij de output (pin 3) zonder signaal overal 0V is.

www.pa4tim.nl, www.schneiderelectronicsrepair.nl, Reparatie van meet- en calibratie apparatuur, ook maritieme en industriele PCBs
fred101

Golden Member

www.pa4tim.nl, www.schneiderelectronicsrepair.nl, Reparatie van meet- en calibratie apparatuur, ook maritieme en industriele PCBs
blackdog

Golden Member

Hi Fred, :-)

Ik denk eigenlijk dat je niet heel veel spreidings problemen zou moeten hebben.
Dit omdat de source een stroombron heeft die via de emittor door de opamp "gemoduleerd" wordt.
Dat je de DC met verschillende Fets niet goed krijgt kan misschien ook komen door de twee beveiligings transitoren aan de Gate van je Fet, schop deze er eens uit!
Is het dan wel stabiel in te stellen?

Je kan ook een J310 proberen als je die hebt.
Ik heb ook even gezocht voor je op 2sk25, dat is ook een HF Fetje maar zag nergens staan dat hij in een SMD behuizing gelevert werd.
Dus ik denk dat dit nummer dit overeen komt met wat jij daar hebt.

Groet,
Bram

You have your way. I have my way. As for the right way, the correct way, and the only way, it does not exist.
rbeckers

Overleden

Fred,

Probeer eens een BF245a, b of c (eventueel SMD op verloop).
Of misschien een BF256

Kruimel

Golden Member

Is het niet mogelijk de bias van de fet via transistor LY aan te passen? Dat zou moeten kunnen door die weerstandsdeler met 15k en 8k8 aan te passen. Ik neem aan dat het aan het instelpunt van de JFET ligt.

@hieronder: Inderdaad pas checken als je weet dat de beveiligingstransistors niet lekken! ;)

[Bericht gewijzigd door Kruimel op dinsdag 16 januari 2018 14:01:49 (19%)

blackdog

Golden Member

Hi,

Kruimel, dat klopt.
Maar je moet eerst zekerheid hebben dat de twee beveilings transistoren aan de Gate niet defect zijn.
Deze kunnen als ze b.v. lekken het hele DC pad overhoop gooien.

Groet,
Bram

You have your way. I have my way. As for the right way, the correct way, and the only way, it does not exist.
fred101

Golden Member

Er zit maar 1 tor aan de gate. Die andere was fout getekend en met potlood doorgestreept. Die is er (net als alle andere torren) af geweest, maar ik heb alleen de diodetest gedaan. Geen lek meting.
Ik zal eens kijken wat hij zonder doet. Zou niet de eerste keer zijn dat een tor half kapot is.

De opamp regelt het DC nivo met die LY samen. En als de LY goed is zou het in mijn ogen gewoon moeten werken zolang die opamp niet buiten adem raakt. En dat doet hij niet.

Ik heb BF256 en J310 liggen. Net als J105, 109 en 113 (uit mijn hoofd)ook nog BF5102

Als test had ik even 10k over de 3k9 aan de opamp uitgang gezet. Dat had effect maar net de verkeerde kant op.

www.pa4tim.nl, www.schneiderelectronicsrepair.nl, Reparatie van meet- en calibratie apparatuur, ook maritieme en industriele PCBs

Zie ik het goed dat je bij de gate -0.7 V hebt staan en bij de source -0.08 V? De gate kan dan nooit negatief trekken door de FET. En door ATT ook niet. M.i. duidelijk dat Q4 Q2 lekt (naar -12 V). Al naar gelang de stand van de ingangs-schakelaar varieert de weerstand van ATT (15 Ω punt) naar massa, vandaar dat die stand verschil maakt.

fred101

Golden Member

En er stond idd -0,7 V op de gate en -0,08 V op de source van het probleem kanaal. Maar ik weet niet meer met welke jfet.

Kunnen we eens wat doorrekenen ?

Ik kom meestal best ver met wat schatten en dan dmv wat mods en meten het oplossen. Maar ik wil dit soort dingen eigenlijk graag kunnen doorrekenen en zo echt tot in detail weten hoe het werkt. .

Steeds vaker lukt dat berekenen (mbv wat voor en nameten) en het is kicken als het daarna blijkt te kloppen. Vooral als ik er op papier achter kom wat er fout moet zijn. Zoals jij nu zegt dat het Q2 wel moet zijn.

Het lastigste is dat er meestal veel te gelijk gebeurd en je bij analoge signalen meer dan alleen tor open/dicht situaties hebt. Waar begin je ?

In dit geval heb je als input al een aantal stages: geen signaal, te groot signaal, normaal signaal, AC en AC+DC
De jfet moet dat doorgeven. Hij moet zover open staan dat hij genoeg plus/min AC+DC signaal kan doorgeven. Het signaal heeft ground als referentie.

Het werkt hier, denk ik, door een stroombron die zo is ingesteld dat Vgs ergens halverwege vol open en vol dicht moet staan en in een lineair gebied.

Als de gate op -0,7 zit moet de source positiever tov de gate kunnen worden. De ingang kan dan tussen 0 en -0,7V varieren.

De spanningsdeler van Q4 zet de emitterspanning over de 8k2 weerstand en bepaald zo de stroom door de tor en weerstand en door de jfet(er staat foutief 8k8 zie ik nu) De jfet Ids mag dan van 0 mA bij een bepaalde -Vgs tot de max stroom die er bij 0Vgs loopt.

De source spanning is afhankelijk van de stroom x weerstanden plus de Vce van de tor bij die stroom.

De opamp houdt de jfet dynamisch in het centrum van zijn werkgebied door (DC ? het is een 3 MHz opamp) stroom te injecteren in de emitter weerstand.

Wat het rekenen lastig maakt is die jfet. De Vgs(off) kan mega uiteen lopen evenals de hoeveelheid stroom bij Vgs=0.

En de opamp De inputs zitten aan spanningsdelers en moeten volgens schema 0V zijn. De deler zit aan ground dus zien ze alleen 0V als er over de deler 0V staat. Waarom dan die delers ?

www.pa4tim.nl, www.schneiderelectronicsrepair.nl, Reparatie van meet- en calibratie apparatuur, ook maritieme en industriele PCBs
RAAF12

Golden Member

Op 16 januari 2018 19:07:11 schreef fred101:
Wat het rekenen lastig maakt is die jfet. De Vgs(off) kan mega uiteen lopen evenals de hoeveelheid stroom bij Vgs=0.

Of een stuk of 10 jfets op geschikte pinch-off spanning selecteren en de rest mooi zo laten.

blackdog

Golden Member

Hi Fred,

De opamp is volgens my alleen een integrator, doet zeg maar alleen "DC"
De twee spanningsdelers zorgen er volgens mij (2x500K en 10K en 2K) voor dat de gain van het trapje weer ongeveer 1x is.
Dit als de gain van de hele versterker tussen de zeg 2 en 3x is.

Zover ik kan zien in jouw krabbel gaat er door de stroombron ongeveer 1mA en dat als de opamp RR is aan de uitgang dit minimaal 0,5 of max 2mA kan worden.

Dan weet je nu ook, dat hier waarschijnlijk geen "hoogstroom" Fet wordt gebruikt.
Maar één die tussen 0,5 en 2mA in het lineaire gebied zit, een BF245A zou net kunnen denk ik.
De B en de C versie zijn veel te stijl en vergeet ook de J310 die ik eerder aangaf.

Als je deze fet hebt kan je die ook proberen: 2N5484

Groet,
Bram

You have your way. I have my way. As for the right way, the correct way, and the only way, it does not exist.

@Fred: hoe je het ook wendt of keert, die -0.7 V kan nooit deugen. Als op de ingangskant van de verzwakker geen DC spanning staat dan kan het niet anders dan dat op de gate ook 0 V staat. BEHALVE als de gate lekstroom zou voeren (maar dat zou de gate nooit negatiever kunnen maken dan de source), of als Q2 lekt, of de + van de opamp lekt.

Ik zou dat doorrekenen maar voor later bewaren. Stelt trouwens DC niet veel voor. Op de opamp + en - komt hoe dan ook 0 V. En daarmee ook op de emitter van Q5. Dan basis van Q5 en source op ongeveer +0.65 V. De opamp gaat dus door de 3k9 aan zijn uitgang zoveel stroom afnemen dat de FET werkt met Vgs = -0.65 V.
De opampbijdrage komt bovenop de stroom van ca. 2 mA die door de 3k9 naar -12 V wordt afgenomen. Het lijkt redelijk om te zorgen dat de uitgang van de opamp ongeveer neutraal moet zijn (als die zowel kan sourcen als sinken). Of gemakshalve even -3.5 V, dan levert de opamp geen bijdrage . Het huidige schema mikt op stroom naar -12 V van ca. 8.5 V/3k9, dus ruim 2 mA. Ik zou dus een fet uitzoeken die bij Vgs = -0.65 V zo'n 2 mA trekt.
Met bijv. BF245 heb je nogal wat variatie, stroom oplopend A -> B -> C.
Je kunt ook bij een kandidaat-FET meten wat zijn I is bij Vgs = -0.65 V en dan de 3k9 naar -12 V aanpassen. Of de spanningsdeler van de basis Q4 aanpassen (waarbij je wel op de output-range van de opamp moet letten).
Ik denk dat er DC geen enkel uitstuurprobleem is. Hoe het hoogfrequenter AC gaat met de uitstuurgrenzen weet ik niet zo gauw, heb ik niet echt naar gekeken.

blackdog

Golden Member

Hi,

Als ik even met aobp11 zijn denkwijze mee ga, dan zou ik het volgende doen...

Het is namelijk bevreemdend dat op punt "11" 0,82V zou staan!
Dus of de Fet die er in zit lekt de beveiligings transistor is rot of er lekt iets anders...

De FEt K25 er uit solderen em met een hoogohmige meter direct op de BNC bus meten.
Daar mag in ieder geval geen 0,82V staan.
Als de Fet er uit is en je meet dan nog steeds zoveel DC daardan kan dat ook uit een defecte opamp ingang komen, de +ingang in jouw schema.

Groet,
Bram

You have your way. I have my way. As for the right way, the correct way, and the only way, it does not exist.
fred101

Golden Member

Net nog even wat geprobeerd.
De protectie weg maakte geen verschil. Ik had heel mijn jfet-rommelbakje even door de componenttester gehaald ivm de pin-out en daarna in de scoop. Vaak niks en een vastgelopen opamp en soms op 1 of 2 V/div posities een trace.
De J310 was geen succes. BF245 ook niet.

Ik had nog een wat verfrommelde BF256A. En daarmee werkt hij min of meer. Op de gevoeligste V/div na staat de trace rotsvast in elke V/div stand binnen 1 a 2 mm op positie. Alleen moet daarvoor de positie knop en instelpot op max. De versterking zou kunnen kloppen maar dat moet ik meten, net als het frequentie gedrag.

Morgen even meten welke spanningen en stromen waar staan en dan de 256 op de curvetracer. Dan kijken of ik een smd equivalent kan vinden. Ander bouw ik er een om tot smd ;-)

Blackdog: op het werkende kanaal staat ook -0,7 V tov gnd. Op de bnc staat niets. De meetwaarden tussen twee haken zijn van het werkende kanaal.

www.pa4tim.nl, www.schneiderelectronicsrepair.nl, Reparatie van meet- en calibratie apparatuur, ook maritieme en industriele PCBs

Blackdog: op het werkende kanaal staat ook -0,7 V tov gnd. Op de bnc staat niets. De meetwaarden tussen twee haken zijn van het werkende kanaal.

Fred: hoe kan dat nou? Op punt 11 staat [0] en van daar gaat een 100 Ω weerstandje naar de gate op -0.7 V?
Kan het zijn dat je brom o.i.d. op je meetsnoeren gelijkgericht wordt?

RAAF12

Golden Member

Bij de 2SK160A-K25 is de Gate-Source Cut-off Voltage -0.25~-4.5v
vond ik net op een site.

Marking Code: K24_K25_K26_K27

[Bericht gewijzigd door RAAF12 op dinsdag 16 januari 2018 23:15:13 (15%)

Ha fred101,

De 2SK160 is te koop in Engeland €3,36 gratis verzenden.
Maar weet je zeker dat de FET defect is ik heb helaas geen tijd om alles te lezen.

Groet Henk.

Everything should be as simple as possible, but not simpler.

Fred: ik begin te denken dat je getekende schema niet volledig of niet correct is. In de manual staan ook spanningen. Pin 9: 0 V, pin 4: 0.75 V. Terwijl dat volgens jouw schema de spanningen op + en - van de opamp zijn! Of stelt die FB spikkellijn iets voor waar ook nog andere verbindingen op uit komen?

[Bericht gewijzigd door aobp11 op dinsdag 16 januari 2018 22:56:34 (16%)

fred101

Golden Member

Zover ik kan zien klopt het schema maar kijk niet teveel naar de metingen. Sommige zijn nog gemaakt met de kapotte jfet er nog in.

Ik heb wat componenten ingetekend die ik nodig had voor de test opstelling. Ik heb eerst het uitgesoldeerde pcbtje mbv een labvoeding extern getest.

Henk, de jfet is 100% echt dood. Ik ben geen rekenwonder maar ik ben aardig bedreven in componenten testen.

Ik heb vanmorgen beide kanalen excact gelijk ingesteld qua knoppen en trace positie. Toen beide gemeten. Ook de spanningval over de weerstanden.

Met de BF256A waren de metingen aardig in de buurt.
Er liep alleen grofweg 400 uA meer stroom door de 256. Het teveel ging richting opamp output die ergens rond de -8V stond.

Ik had berekend dat ik met 1k5 ipv de 3k9 emitter weerstand de source weerstand voldoende omlaag kreeg. Als test er even een 2k7 (through hole met niet ingekorte pootjes) over het smd ding gezet. Het resultaat was een trace die precies op de juiste plaats stond in alle V/div standen. (ook met signaal)Ik heb nog niet gemeten of nu alle stromen/spanningen gelijk zijn.

Toen een bandbreedte testje (met de 2k7, torvoetje en header voor het pcb) Dat was wat wazig. Hij is vlak tot ruim over 60 MHz. 3dB ligt rond 80 MHz
Helaas gaat dat niet op voor kanaal 2 die haalt nog geen 40 MHz. Hopelijk alleen een afregel probleem.

www.pa4tim.nl, www.schneiderelectronicsrepair.nl, Reparatie van meet- en calibratie apparatuur, ook maritieme en industriele PCBs