karakteristieke impedantie meten

Op 7 februari 2019 11:42:24 schreef fatbeard:
Dat een fabrikant garandeert dat de doelwaarde en -tolerantie van een condensator gehaald wordt is niet meer dan logisch.
Ja, als het een condensatorfabrikant betreft, maar niet als het een PCB-fabrikant betreft. Of begrijp ik je opmerking hier niet goed? Ik krijg ook weleens vragen over de toleranties van PCBs in relatie tot transmissielijnen, maar de grootheden waarin die toleranties worden uitgedrukt correleren nu niet lineair met de grootheden die voor een gebruiker relevant zijn (zoals pF of Ω). Sommige relevante grootheden worden überhaupt niet getest in productie. Zo wordt wel een min/max gegeven voor de afwijking van de dikte van het PCB materiaal, maar voor een transmissielijn is het ook relevant hoeveel die varieert over de lengte. Een transmissielijn die in het midden een stap heeft van +5 naar -5% van de nominale dikte van het diëlectrum zal aanzienlijk slechter functioneren dan één die over de gehele lengte op -10% zit. Toch weet ik dat die eerste optie aanzienlijk minder waarschijnlijk is.
Op 7 februari 2019 11:42:24 schreef fatbeard:
Van de tweede batch is de zelfinductie bepaald op 2.288±0.018µH en de parasitaire capaciteit op 7.33±0.92pF; daar moest 96pF (47+27+12) extern bij.
En van deze waarde is vastgesteld dat die <2pF afwijking mag vertonen? Die zal dan een beste Q-factor hebben of niet?
Op 7 februari 2019 11:42:24 schreef fatbeard:
Ik zal pogen om de specificaties van de PCB strakker te stellen, met materiaaleisen en micro-sections.


Ik denk inderdaad dat dat je beste optie is. Impedantie kun je wellicht meten in de fabriek, en wellicht dat de afwijking tussen 13MHz en 1 Ghz niet eens zo heel variabel is.

Maar uiteindelijk ben jij geinteresseerd in de variatie in parasitaire capaciteit. En hoewel de PCB boer rustig sleutelt aan persdruk en spoorbreedte om de gewenste impedantie te halen, kan hij niet op die manier de capaciteit tunen, domweg omdat ie daar niet de kennis voor heeft. Tenminste niet als je een fabriek zoekt die second source kan zijn voor 5000 stuks/maand.

Dus moet je alle relevante parameters vastleggen. En die zijn, behalve spoorbreedte: materiaalsoort en dikte van het epoxy, persdruk, en wellicht onderetsing. (want als jij 100um sporen opgeeft kan het best gebeuren dat de PCB-boer 90um maakt).

En dat moet je waarschijnlijk per leverancier uittunen, vastleggen en nooit veranderen.
fatbeard

Honourable Member

Ik ben er nu achter waarom de boel van batch tot batch verschilde: ze doen klaarblijkelijk maar wat...

Ik kreeg net de productiegerbers ter goedkeuring en daarin bleken alle traces op alle binnenlagen domweg 20 micron breder te zijn dan gespecificeerd; op de buitenlagen waren keurig mijn gerbers gevolgd...
Een goed begin is geen excuus voor half werk; goed gereedschap trouwens ook niet. Niets is ooit onmogelijk voor hen die het niet hoeven te doen.
MNM(tm)

Golden Member

Dan heeft de PCB fabrikant blijkbaar de traces aangepast om ze aan de gewenste / opgegeven impedantie te laten voldoen.
In dat geval lijkt mij dat er niet de juiste afspraken zijn gemaakt.

Wij hebben in het verleden een boel gedonder gehad met niet-werkende embedded boardjes (met daarop DDR3 geheugen). Door "geknoei" van de PCB fabrikant bleken de sporen van de memory-bus routing door hun te zijn aangepast naar iets wat wat wij niet wisten (en nooit hadden opgegeven) en wat nooit naar ons was gecommuniceerd. Kon er weer fijn voor ruim €55.000 de kliko in. :(

Toen hebben de de boel omgedraaid: in plaats van dat wij een specifieke stack-up opgaven en gewenste impedanties voor bepaalde traces (en differential pairs), hebben we de PCB fabrikant gevraagd welke stack-up zij het beste /stabielste / meest consequent konden produceren en hebben hen de spoorbreedtes (en gaps bij differential pairs) voor de verschillende lagen laten berekenen. Die data is vervolgens door ons in het PCB design verwerkt en sinds dien hebben we nooit meer gedoe gehad met verkeerd geproduceerde PCB's.
Fan van Samsung (en repareer ook TV's). :)
fatbeard

Honourable Member

Dat is waarschijnlijk ook de beste methode.
Kleine(?) complicatie is dat deze fabrikant meerdere fabrieken over de wereld heeft en de workload over die fabrieken verspreidt, zodat de ene keer je printje uit fabriek X komt en de volgende keer uit fabriek Q.
Dat zou niet zo erg zijn als alle fabrieken dezelfde materialen en procedures hadden, maar zover zijn ze klaarblijkelijk nog niet :(

Er zitten in mijn PCB maar twee stukken die kritisch zijn, en dat zit verdeeld over drie lagen (top, 3 en 10). In totaal twee lijnbreedtes, die ook op de andere lagen voorkomen.
Alleen op de top en bottom zijn alle sporen binnen 0.1micron zoals ik ze heb gepecificeerd, op alle binnenlagen zijn alle sporen (dus ook die met andere afmetingen) 20 micron breder...
Je kan mij niet wijsmaken dat dat iets met impedantie-controle van doen heeft.
Een goed begin is geen excuus voor half werk; goed gereedschap trouwens ook niet. Niets is ooit onmogelijk voor hen die het niet hoeven te doen.
Op 8 februari 2019 15:43:38 schreef fatbeard:
Ik ben er nu achter waarom de boel van batch tot batch verschilde: ze doen klaarblijkelijk maar wat...

Ik kreeg net de productiegerbers ter goedkeuring en daarin bleken alle traces op alle binnenlagen domweg 20 micron breder te zijn dan gespecificeerd; op de buitenlagen waren keurig mijn gerbers gevolgd...
Klinkt als onjuiste underetchcompensatie. Ze zullen de compensatie voor 35um koper hebben gebruikt in plaats van 9, 12 of 18um (in een 12-laags zal het wel geen 35um zijn geweest denk ik). Wellicht kan je de beelden van de AOI van de binnenlagen opvragen. Die worden bij de meeste PCB boeren gemaakt als deel van het proces (anders kan je bij een enkele fout op een binnenlaag je hele 12-laags productiepaneel weggooien), maar waarschijnlijk maar kort bewaard.

Wacht ik lees je commentaar mis, ik dacht dat je de fout in de samples gemeten had. In elk geval is dit zo te zien geen fout van de fabrikant. Dit is om underetch te compenseren, en niet ongebruikelijk. Meestal kan je er van uit gaan dat je ongeveer 1x koperdikte kwijt bent aan underetch van het fotografisch materiaal (derhalve leid ik af dat je 18um binnenlagen hebt). Als je een paneel in een bad zuur gooit (wat in essentie gebeurt) zal er naast de verticale ets ook een zekere horizontale ets plaatsvinden waardoor het resultaat kleiner wordt dan je fotografisch aangebrachte resistlaag. Het zou kunnen dat niet de juiste compensatie is gebruikt en de daadwerkelijke koperdikte een andere compensatie vereist, maar dan moet je een productiesample doorzagen en meten. Hier staat het aardig geïllustreerd: https://www.eurocircuits.com/tw-track-width/

Dit gebeurt overigens op de buitenlagen ook, maar dan zit er een galvanostap voor die de via's maakt en dan gebruiken ze chemisch tin als resist. Daar zou je ook underetch verwachten, maar misschien zijn er andere productietechnieken gebruikt, lastig te zeggen, ik zou niet weten welke in elk geval. In dit geval zou ik de problem die jij ziet eerder verklaren aan de hand van afwijkingen in je buitenlaag dan je binnenlaag, maar dit verschil zou je vrij aardig moeten kunnen meten in een sample. Wat is je koperdikte?
Op 7 februari 2019 13:06:48 schreef Kruimel:
Die zal dan een beste Q-factor hebben of niet?


Ik neem aan dat er verliesweerstand is opgenomen om de Q te dempen, zonder demping kan je Q richting de 200 gaan.
This is the world we know best, the world of madness
Ja maar dan zou een 2pF variatie op de 98pF niet heel veel effect hebben was mijn redenering. Alleen als je een praktisch verliesvrije kring hebt zal de gevoeligheid voor frequentievariaties zo hoog zijn dacht ik (maar ik ben niet echt in de RF kant van zaken aan de slag). Enfin, dit zal ook niet een huis-tuin-en-keuken LC-tank zijn op een 12-laags...
Op 8 februari 2019 17:36:15 schreef Kruimel:
... buitenlagen .... Daar zou je ook underetch verwachten, maar misschien zijn er andere productietechnieken gebruikt, lastig te zeggen, ik zou niet weten welke in elk geval.

Volgens mij is de techniek dat ze met een 1 micron koperlaagje beginnen. Dan wordt er 36.5 micron aan koper toegevoegd, daar waar de sporen moeten. Vervolgens wordt er snel 1.5 micron aan koper weggeetst, over het hele oppervlak. Je houdt dan 35 micron over waar je koper wilde en niets waar het niet moest. Hier wordt dus maar 1.5 micron "geetst", dus de onderetsing zal orde-van-grootte 1.5 micron zijn. Veel minder dus.
four NANDS do make a NOR . Kijk ook eens in onze shop: http://www.bitwizard.nl/shop/
fatbeard

Honourable Member

Ik heb op zowel de binnen- als buitenlagen 35µ koper gespecificeerd. De breedtes heb ik zowel in de door mij gegenereerde Gerbers als in de door de fabrikant opgestuurde Gerbers nagemeten.
Als die +20 micron een productie-requirement is had een heads-up van de fabrikant wel zo fijn geweest...

MBT de Q-factor: die is laag, heel laag zelfs (12 maximaal). Wordt geregeld met externe weerstanden. En ja, daarvan zou ik ook niet verwachten dat 2pF extra een problem zou opleveren...
Mogelijk is het veroorzaakt door de tolerantie van de aanpassingscomponenten, die spoelen waren 5% (zijn nu 2% gespect).
Dat is nu echter niet meer na te gaan, meten kan ik het toch niet met enige vorm van nauwkeurigheid (470nH is wat klein).
Een goed begin is geen excuus voor half werk; goed gereedschap trouwens ook niet. Niets is ooit onmogelijk voor hen die het niet hoeven te doen.
Het is wel een productievereiste om te compenseren voor 'underetch', misschien had de dienstdoende marketingman je ervan moeten verwittigen, maar ik vind het wel raar om dat te verwachten. Ze doen meestal hetzelfde met boorgaten, die worden tijdens de productie selectief groter gemaakt om te compenseren voor de dikte van de galvanisering in de gaten. Doen ze dat niet dan ga je merken dat je THT componenten opeens niet passen, ondanks het feit dat je wel de juiste grootte hebt gespecificeerd (in het bijzonder bij HASL).

Overigens verwacht ik minder absolute variatie in spoorbreedte bij dunnere koperlagen, dus ik zou dunner koper specificeren als je de reproduceerbaarheid van de spoorbreedte wil vergroten (tenzij je een zware stroomgeleidingseis hebt). Bovendien vervormt het de binnenlagen minder omdat de prepregs minder hoeven te vloeien, die zijn zelf maar tussen de 100 en 150µm zullen zijn bij een 1,6mm 12-laags en zullen best serieuze verticale afwijkingen kunnen hebben afhankelijk van de verdeling van de koperen elementen in je binnenlagen.

Of de tolerantie van de componenten van invloed is geweest is toch vrij makkelijk uit te zoeken? Gewoon de componenten van een product dat aantoonbaar goed gewerkt heeft naar een ander dat dit niet deed overbrengen. Als de functionaliteit meeverplaatst met de componenten weet je dat het een tolerantie-issue is. Met een lage Q zou ik denken dat die 2pF niet leidend is, en dan ben je nu misschien onnodig eisen aan een productieproces aan het verstrengen.
Frederick E. Terman

Golden Member

Op 9 februari 2019 14:23:46 schreef fatbeard:
MBT de Q-factor: die is laag, heel laag zelfs (12 maximaal). Wordt geregeld met externe weerstanden. En ja, daarvan zou ik ook niet verwachten dat 2pF extra een problem zou opleveren.
Voor een 13,56MHz-kring met een Q= 12 en Cp= 98 pF levert een extra capaciteit van 2 pF een afname in kringspanning met 3 % op. De faseverschuiving (niet in de grafiek) is dan −13,7 graden.
Keramisch, kalibratie, parasitair: woordenlijst.org