karakteristieke impedantie meten

Ha fatbeard ,

Er van uitgaande dat je er zin vole informatie uithaal zou je op die lage frequentie misschien kunnen nullen in een brugje.
Je meet dan de vervangingsweerstand van je transmissielijn.
Ik zal morgen eens kijken ik heb vast wel een protoprintje met een symmetrische lijn.

Groet,
Henk.

Op 6 februari 2019 23:29:13 schreef fatbeard:
MAARRr... we dwalen af.
Mijn vraag was (is nog steeds): hoe bepaal ik de Z₀ van een veel te kort stukje transmissielijn? Opdat ik tegen de PCB-bakker kan zeggen: dàt mottut wese (en naderhand kan bewijzen als hij het niet goed gedaan heeft)?

Heel kort door de bocht: Niet.

Je wil de impedantie van een paar cm spoor weten bij een frequentie van 13MHz. Dan is het geen transmissielijn, maar gedraagt ie zich vrijwel geheel ohms. Dus is er geen impedantie te meten.

Bij een paar GHz is het ongetwijfeld een transmissielijn, maar de eta van epoxy is frequentieafhankelijk.

Kun je niet in plaats van een enkele capaciteit, je hele antenne namaken op een coupon, en die nameten?

Ík kan die antenne wel nameten, maar dat is het punt niet: de PCB-bakker heeft een tool nodig om te kunnen vaststellen of zijn produkt aan de eisen voldoet.
En antennes nameten ín een paneel (zelfs als zij dat zouden kunnen) is onbegonnen werk door de onderlinge koppeling...

goedemorgen
De impedantie van een stukje coax is de verhouding tussen de kern en de afschermmantel. De lengte van dat stukje coax is de resonantie freq. van dat stukje kabel.
PE1BIA

Ik heb ooit een simpel meetbrugje gemaakt voor kabelimpedanties.
Dat werkte heel behoorlijk en kwam neer op het volgende:

Alleen als de karakteristieke impedantie gelijk is aan de twee weerstanden is de brug in evenwicht.

Op 6 februari 2019 17:33:32 schreef fatbeard:
Door de benodigde externe capaciteit te spreiden over meerdere condensatoren neemt statistisch de fout af.

Ik vind dat wel een erg gevaarlijke aanname, je zult de fabrikant moeten vragen om de verdeling tussen de verwachtingswaarde en de standaardafwijking. Uit ervaring met condensatoren van de fabrikant Kemet kan ik je vertellen dat bij de serie waar ik gemeten heb de standaardafwijking heel klein was maar de verwachtingswaarde heel dicht tegen de tolerantie aanzat. Dat middelde dus helemaal niet mooi uit.

Ha Aart,

Dat kan alleen als je het einde van het symmetrisch spoor kan afsluiten.
Ik denk dat je alleen de capaciteit kan meten.... niks Zo want die is er niet
En @TS vraagt naar een simpel toestel op die lage frequentie denk ik toch aan een Wien brug of nog simpeler een oscillator en een frequentie teller.

Je maakt een simpele oscillator waarvan je de onbekende capaciteit (de symmetrische printbaan) zo schakelt dat de invloed het grootst is op de frequentie verandering.
Deze frequentie lees je af met een standaard frequentie teller.
Ik denk met een beetje pionier werk dat het wel mogelijk moet zijn om een verband te leggen tussen de laatste cijfers van de frequentie en de capaciteit.

Groet,
Henk.

Ik ga hier met blurp mee, op 13MHz zal zo een trace zich niet gedragen als transmissielijn. De capaciteit is (blijkbaar) van invloed, en zal consistent moeten zijn. Ik vind de constructie van Aart best elegant om eerlijk te zijn, ik zal hem onthouden, maar in dit geval is hij IMHO niet relevant.

Misschien een ideetje: een Wienbrug bouwen die op een vaste frequentie van 13,56MHz werkt en getuned is voor de capaciteit van een product waarvan bekend is dat het "goed" is. Dat zou een relatief goedkoop apparaatje moeten zijn en makkelijk om te testen.

Wat voor "transmissielijn" hebben we het hier over trouwens? Gewoon twee parallele printbanen? Als het het aderpaar van hier is, dan zal de capaciteit waarschijnlijk meer door het etsproces beïnvloed zijn dan het gebruikte materiaal. De variatie in breedte zal een aanzienlijk grotere invloed hebben op de impendantie/capaciteit dan de materiaaleigenschappen.

edit: electron920 Was me voor.

De capaciteit tussen twee gescheiden structuren op en PCB meet ik gewoon met een capaciteitsmeting. Gewoon de capaciteit meten met de PCB verbonden en daarna met verbroken verbinding, de delta C is de capaciteit van de PCB structuren.

Maar eigenlijk is de hele exercitie van TS niet zo heel relevant want ik ga er maar even vanuit dat de antennelus elektrisch klein is en dus de spanningsverdeling over de zelfinductie ook klein is. De parasitaire capaciteit heeft dus een te verwaarlozen bijdrage aan de resonantiefrequentie. TS kan dit makkelijk zelf verifiëren door de antenne af te stemmen met twee verschillende bekende capaciteiten in de buurt van de gewenste resonantiefrequentie en dan aan de hand daarvan de schijnbare zelfinductie te berekenen. Ik verwacht dat deze vrijwel identiek zullen zijn. Hoeveel windingen heeft die antennelus eigenlijk?

Het probleem zit hem daarin dat het stukje koper zich bij de genoemde frequentie nauwelijks als transmissielijn gedraagt. Het is niets anders dan een parasitaire condensator.

Maar de fabrikant zegt alleen transmissielijn impedanties te kunnen meten en garanderen. Tja.

De transmissielijn impedantie hangt af van een verhouding. De parasitaire capaciteit doet mee, maar ook iets met een inducite en mogelijk een fysieke verhouding of zo. Dus stel dat ze het lukt om de capaciteit te verdubbelen (Jij in diepe shit), dan kunnen ze tegelijk die andere parameter ook verdubbelen of halveren zodat de impedantie blijkt te kloppen.

Kortom, volgens mij heb je niets aan het aanbod: "maar we kunnen alleen de karakteristieke impedantie meten en garanderen".

@rew:
Daar was ik dus al bang voor...
Ik zal pogen om de specificaties van de PCB strakker te stellen, met materiaaleisen en micro-sections.

@blackfin:
Zo deed ik dat dus vroeger. Nu bepaal ik met een VNA via een S21 meting de resonantiefrequentie en impedantie, en via een S11 meting de complexe impedantie.
Een spreadsheet doet de rest en levert bruikbare resultaten, gaat een stuk sneller.

De antenne heeft in totaal 4 windingen, van de 'oude' antenne was van de proto-reeks de zelfinductie bepaald op 2.256µH en de parasitaire capaciteit op 7.57pF (daar heb ik alleen de totalen nog van), daar moest 74pF bij om een werkende antenne te krijgen.
Van de tweede batch is de zelfinductie bepaald op 2.288±0.018µH en de parasitaire capaciteit op 7.33±0.92pF; daar moest 96pF (47+27+12) extern bij.
Alle aanpassingsberekeningen hier reproduceren gaat wat te ver, belangstellenden kunnen daarvoor diverse application notes van NXP raadplegen (en dat zijn er veel).

Mijn exercitie is niet zo relevant (ik heb alleen te maken met productie-samples en prototypen, minder dan 25 stuks), het is die van de PCB-bakker.
Díe moet een methode krijgen om vast te stellen of de gefabriceerde PCB aan de gestelde eisen voldoet (en mij in staat stelt te bewijzen wanneer hij het fout heeft gedaan)...

Dat een fabrikant garandeert dat de doelwaarde en -tolerantie van een condensator gehaald wordt is niet meer dan logisch. Je zult echter zien dat wanneer je alle condensatortjes van een rol nameet er een soort golfbeweging in de waarde is, die wordt veroorzaakt door het bijstellen van de productieparameters.
Door nu de gewenste waarde op te delen in enkele verschillende waardes (die dus een andere golfbeweging volgen) is de kans dat alle condensatoren op dezelfde 'flank' van de golf zitten kleiner, en daarmee komt de totale waarde dichter in de buurt van het ideaal (maw de tolerantie neemt af)...

Ha fatbeard,

Dat een fabrikant garandeert dat de doelwaarde en -tolerantie van een condensator gehaald wordt is niet meer dan logisch. Je zult echter zien dat wanneer je alle condensatortjes van een rol nameet er een soort golfbeweging in de waarde is, die wordt veroorzaakt door het bijstellen van de productieparameters.
Door nu de gewenste waarde op te delen in enkele verschillende waardes (die dus een andere golfbeweging volgen) is de kans dat alle condensatoren op dezelfde 'flank' van de golf zitten kleiner, en daarmee komt de totale waarde dichter in de buurt van het ideaal (maw de tolerantie neemt af)...

Dat is dan ook de reden dat je alleen een goede meting kan uitvoeren (betaalbaar) met de TDT methode het is een matrix welke ontstaat met een VNA zie je de tijd niet en dat is in jou situatie belangrijk.

Een reële tolerantie van een condensator gemaakt d.m.v. FR4/G10 is +/- 10% daar moet je ontwerp op gebaseerd zijn nauwkeuriger Roger R3000 maar dat is per 1X1cm 10 keer duurder

Groet,
Henk.

Ik zou gewoon eerst eens meten wat je belangrijk vindt. En als ik het goed begrijp is dat de capaciteit.

2 van die stukjes trace is in theorie een transmissie lijn maar in de praktijk is het gedrag waarschijnlijk niet echt de moeite waard.

Welke capaciteit is van belang ? Van trace naar trace of van trace naar de layer(s) er onder ?. En hoe groot mag de variatie zijn.

De eerste is volgens mij niet zo heel erg afhankelijk van het PCB materiaal. Wat daar het meeste invloed zal hebben is de dielectrische constante van het silkscreen en/of de potting. Dat vult de ruimte tussen de twee traces op.
Verder het rand effect als de koper dikte van de rand dankzij etsen niet uniform is.

Er is ooit een topic geweest over het meten aan spoelen/ afgestemde kringen van pcb materiaal (van Blackfin ? had wat met MRI te maken dacht ik)

Ik begrijp dat je nu een werkende hebt, wat ik zou doen is met een brug de waarde meten. Wat de echte waarde is, is waarschijnlijk niet eens van belang als de meting maar eenvoudig te herhalen is met een zelfde resultaat. Dat zou dus met een zelfbouw brugje kunnen zijn.

Ik heb voor een klant een licht-doorlaat meter gebouwd. De echte waarde was niet van belang. Ze stellen het ding in op 100% door het licht compleet tegen te houden. Dan meten een referentie sample (zeg maar de calibratie standaard) welke bv op "85" blijkt uitkomen. Wat 85 is ? maakt niet uit, dat is de meetwaarde voor een goed sample.

Optimaal zou een impedantie analyser zijn. Een VNA is goed voor metingen rondom 50 ohm aan transmissielijnen. Een impedantie analyser is een soort sweepende LCR meter en werkt met IV metingen. Deze zijn perfect voor dit soort werk.
Ik kan met aF resolutie meten maar alleen tussen 100 Hz en 20 kHz.

Ik heb zelf een setje capaciteit standaards gemaakt van PCB. Dat was toen ik een fF meter aan het bouwen was. Daarvan weet ik dat de dielectrische constante van FR4 erg wispelturig is (vocht en samenstelling van het spul , ik denk ook de verhouding fibermat en epoxy omdat beide verschillende eigenschappen hebben.

Op 7 februari 2019 11:42:24 schreef fatbeard:
Dat een fabrikant garandeert dat de doelwaarde en -tolerantie van een condensator gehaald wordt is niet meer dan logisch.

Ja, als het een condensatorfabrikant betreft, maar niet als het een PCB-fabrikant betreft. Of begrijp ik je opmerking hier niet goed? Ik krijg ook weleens vragen over de toleranties van PCBs in relatie tot transmissielijnen, maar de grootheden waarin die toleranties worden uitgedrukt correleren nu niet lineair met de grootheden die voor een gebruiker relevant zijn (zoals pF of Ω). Sommige relevante grootheden worden überhaupt niet getest in productie. Zo wordt wel een min/max gegeven voor de afwijking van de dikte van het PCB materiaal, maar voor een transmissielijn is het ook relevant hoeveel die varieert over de lengte. Een transmissielijn die in het midden een stap heeft van +5 naar -5% van de nominale dikte van het diëlectrum zal aanzienlijk slechter functioneren dan één die over de gehele lengte op -10% zit. Toch weet ik dat die eerste optie aanzienlijk minder waarschijnlijk is.

Op 7 februari 2019 11:42:24 schreef fatbeard:
Van de tweede batch is de zelfinductie bepaald op 2.288±0.018µH en de parasitaire capaciteit op 7.33±0.92pF; daar moest 96pF (47+27+12) extern bij.

En van deze waarde is vastgesteld dat die <2pF afwijking mag vertonen? Die zal dan een beste Q-factor hebben of niet?

Op 7 februari 2019 11:42:24 schreef fatbeard:
Ik zal pogen om de specificaties van de PCB strakker te stellen, met materiaaleisen en micro-sections.

Ik denk inderdaad dat dat je beste optie is. Impedantie kun je wellicht meten in de fabriek, en wellicht dat de afwijking tussen 13MHz en 1 Ghz niet eens zo heel variabel is.

Maar uiteindelijk ben jij geinteresseerd in de variatie in parasitaire capaciteit. En hoewel de PCB boer rustig sleutelt aan persdruk en spoorbreedte om de gewenste impedantie te halen, kan hij niet op die manier de capaciteit tunen, domweg omdat ie daar niet de kennis voor heeft. Tenminste niet als je een fabriek zoekt die second source kan zijn voor 5000 stuks/maand.

Dus moet je alle relevante parameters vastleggen. En die zijn, behalve spoorbreedte: materiaalsoort en dikte van het epoxy, persdruk, en wellicht onderetsing. (want als jij 100um sporen opgeeft kan het best gebeuren dat de PCB-boer 90um maakt).

En dat moet je waarschijnlijk per leverancier uittunen, vastleggen en nooit veranderen.

Ik ben er nu achter waarom de boel van batch tot batch verschilde: ze doen klaarblijkelijk maar wat...

Ik kreeg net de productiegerbers ter goedkeuring en daarin bleken alle traces op alle binnenlagen domweg 20 micron breder te zijn dan gespecificeerd; op de buitenlagen waren keurig mijn gerbers gevolgd...

Dan heeft de PCB fabrikant blijkbaar de traces aangepast om ze aan de gewenste / opgegeven impedantie te laten voldoen.
In dat geval lijkt mij dat er niet de juiste afspraken zijn gemaakt.

Wij hebben in het verleden een boel gedonder gehad met niet-werkende embedded boardjes (met daarop DDR3 geheugen). Door "geknoei" van de PCB fabrikant bleken de sporen van de memory-bus routing door hun te zijn aangepast naar iets wat wat wij niet wisten (en nooit hadden opgegeven) en wat nooit naar ons was gecommuniceerd. Kon er weer fijn voor ruim €55.000 de kliko in.

Toen hebben de de boel omgedraaid: in plaats van dat wij een specifieke stack-up opgaven en gewenste impedanties voor bepaalde traces (en differential pairs), hebben we de PCB fabrikant gevraagd welke stack-up zij het beste /stabielste / meest consequent konden produceren en hebben hen de spoorbreedtes (en gaps bij differential pairs) voor de verschillende lagen laten berekenen. Die data is vervolgens door ons in het PCB design verwerkt en sinds dien hebben we nooit meer gedoe gehad met verkeerd geproduceerde PCB's.

Dat is waarschijnlijk ook de beste methode.
Kleine(?) complicatie is dat deze fabrikant meerdere fabrieken over de wereld heeft en de workload over die fabrieken verspreidt, zodat de ene keer je printje uit fabriek X komt en de volgende keer uit fabriek Q.
Dat zou niet zo erg zijn als alle fabrieken dezelfde materialen en procedures hadden, maar zover zijn ze klaarblijkelijk nog niet

Er zitten in mijn PCB maar twee stukken die kritisch zijn, en dat zit verdeeld over drie lagen (top, 3 en 10). In totaal twee lijnbreedtes, die ook op de andere lagen voorkomen.
Alleen op de top en bottom zijn alle sporen binnen 0.1micron zoals ik ze heb gepecificeerd, op alle binnenlagen zijn alle sporen (dus ook die met andere afmetingen) 20 micron breder...
Je kan mij niet wijsmaken dat dat iets met impedantie-controle van doen heeft.

Op 8 februari 2019 15:43:38 schreef fatbeard:
Ik ben er nu achter waarom de boel van batch tot batch verschilde: ze doen klaarblijkelijk maar wat...

Ik kreeg net de productiegerbers ter goedkeuring en daarin bleken alle traces op alle binnenlagen domweg 20 micron breder te zijn dan gespecificeerd; op de buitenlagen waren keurig mijn gerbers gevolgd...

Klinkt als onjuiste underetchcompensatie. Ze zullen de compensatie voor 35um koper hebben gebruikt in plaats van 9, 12 of 18um (in een 12-laags zal het wel geen 35um zijn geweest denk ik). Wellicht kan je de beelden van de AOI van de binnenlagen opvragen. Die worden bij de meeste PCB boeren gemaakt als deel van het proces (anders kan je bij een enkele fout op een binnenlaag je hele 12-laags productiepaneel weggooien), maar waarschijnlijk maar kort bewaard.

Wacht ik lees je commentaar mis, ik dacht dat je de fout in de samples gemeten had. In elk geval is dit zo te zien geen fout van de fabrikant. Dit is om underetch te compenseren, en niet ongebruikelijk. Meestal kan je er van uit gaan dat je ongeveer 1x koperdikte kwijt bent aan underetch van het fotografisch materiaal (derhalve leid ik af dat je 18um binnenlagen hebt). Als je een paneel in een bad zuur gooit (wat in essentie gebeurt) zal er naast de verticale ets ook een zekere horizontale ets plaatsvinden waardoor het resultaat kleiner wordt dan je fotografisch aangebrachte resistlaag. Het zou kunnen dat niet de juiste compensatie is gebruikt en de daadwerkelijke koperdikte een andere compensatie vereist, maar dan moet je een productiesample doorzagen en meten. Hier staat het aardig geïllustreerd: https://www.eurocircuits.com/tw-track-width/

Dit gebeurt overigens op de buitenlagen ook, maar dan zit er een galvanostap voor die de via's maakt en dan gebruiken ze chemisch tin als resist. Daar zou je ook underetch verwachten, maar misschien zijn er andere productietechnieken gebruikt, lastig te zeggen, ik zou niet weten welke in elk geval. In dit geval zou ik de problem die jij ziet eerder verklaren aan de hand van afwijkingen in je buitenlaag dan je binnenlaag, maar dit verschil zou je vrij aardig moeten kunnen meten in een sample. Wat is je koperdikte?

Op 7 februari 2019 13:06:48 schreef Kruimel:
Die zal dan een beste Q-factor hebben of niet?

Ik neem aan dat er verliesweerstand is opgenomen om de Q te dempen, zonder demping kan je Q richting de 200 gaan.

Ja maar dan zou een 2pF variatie op de 98pF niet heel veel effect hebben was mijn redenering. Alleen als je een praktisch verliesvrije kring hebt zal de gevoeligheid voor frequentievariaties zo hoog zijn dacht ik (maar ik ben niet echt in de RF kant van zaken aan de slag). Enfin, dit zal ook niet een huis-tuin-en-keuken LC-tank zijn op een 12-laags...

Op 8 februari 2019 17:36:15 schreef Kruimel:
... buitenlagen .... Daar zou je ook underetch verwachten, maar misschien zijn er andere productietechnieken gebruikt, lastig te zeggen, ik zou niet weten welke in elk geval.

Volgens mij is de techniek dat ze met een 1 micron koperlaagje beginnen. Dan wordt er 36.5 micron aan koper toegevoegd, daar waar de sporen moeten. Vervolgens wordt er snel 1.5 micron aan koper weggeetst, over het hele oppervlak. Je houdt dan 35 micron over waar je koper wilde en niets waar het niet moest. Hier wordt dus maar 1.5 micron "geetst", dus de onderetsing zal orde-van-grootte 1.5 micron zijn. Veel minder dus.

Ik heb op zowel de binnen- als buitenlagen 35µ koper gespecificeerd. De breedtes heb ik zowel in de door mij gegenereerde Gerbers als in de door de fabrikant opgestuurde Gerbers nagemeten.
Als die +20 micron een productie-requirement is had een heads-up van de fabrikant wel zo fijn geweest...

MBT de Q-factor: die is laag, heel laag zelfs (12 maximaal). Wordt geregeld met externe weerstanden. En ja, daarvan zou ik ook niet verwachten dat 2pF extra een problem zou opleveren...
Mogelijk is het veroorzaakt door de tolerantie van de aanpassingscomponenten, die spoelen waren 5% (zijn nu 2% gespect).
Dat is nu echter niet meer na te gaan, meten kan ik het toch niet met enige vorm van nauwkeurigheid (470nH is wat klein).

Het is wel een productievereiste om te compenseren voor 'underetch', misschien had de dienstdoende marketingman je ervan moeten verwittigen, maar ik vind het wel raar om dat te verwachten. Ze doen meestal hetzelfde met boorgaten, die worden tijdens de productie selectief groter gemaakt om te compenseren voor de dikte van de galvanisering in de gaten. Doen ze dat niet dan ga je merken dat je THT componenten opeens niet passen, ondanks het feit dat je wel de juiste grootte hebt gespecificeerd (in het bijzonder bij HASL).

Overigens verwacht ik minder absolute variatie in spoorbreedte bij dunnere koperlagen, dus ik zou dunner koper specificeren als je de reproduceerbaarheid van de spoorbreedte wil vergroten (tenzij je een zware stroomgeleidingseis hebt). Bovendien vervormt het de binnenlagen minder omdat de prepregs minder hoeven te vloeien, die zijn zelf maar tussen de 100 en 150µm zullen zijn bij een 1,6mm 12-laags en zullen best serieuze verticale afwijkingen kunnen hebben afhankelijk van de verdeling van de koperen elementen in je binnenlagen.

Of de tolerantie van de componenten van invloed is geweest is toch vrij makkelijk uit te zoeken? Gewoon de componenten van een product dat aantoonbaar goed gewerkt heeft naar een ander dat dit niet deed overbrengen. Als de functionaliteit meeverplaatst met de componenten weet je dat het een tolerantie-issue is. Met een lage Q zou ik denken dat die 2pF niet leidend is, en dan ben je nu misschien onnodig eisen aan een productieproces aan het verstrengen.

Op 9 februari 2019 14:23:46 schreef fatbeard:
MBT de Q-factor: die is laag, heel laag zelfs (12 maximaal). Wordt geregeld met externe weerstanden. En ja, daarvan zou ik ook niet verwachten dat 2pF extra een problem zou opleveren.

Voor een 13,56MHz-kring met een Q= 12 en Cp= 98 pF levert een extra capaciteit van 2 pF een afname in kringspanning met 3 % op. De faseverschuiving (niet in de grafiek) is dan −13,7 graden.