werking FPGA - beginnersvraag.

Beste forumleden,

Heb ik het goed begrepen dat in- en uitgangspennen van een FPGA (een Xilinx Spartan 6 ) zowel synchroon als asynchroon kunnen werken ? Met andere woorden: Kan je tussen enkele in- en uitgangspennen een combinatorische schakeling bouwen die totaal onafhankelijk is van de klok of wordt I/O steeds op een klokflank gelezen en geschreven ?

Vriendelijke groeten,

Eduard

Shiptronic

Golden Member

Je zal ergens een trigger moeten hebben om te schakelen., hoe snel moet het ?

[Bericht gewijzigd door Shiptronic op 10 april 2019 22:43:10 (16%)]

Wie de vraag stelt, zal met het antwoord moeten leren leven.

Meeste FPGA's hebben in hun datasheet een beschrijving van de I/O blocks. Daar komen normaal gesproken altijd flip-flops in voor, om uitgaande (of binnenkomende) signalen te synchroniseren met een klok. In de regel zit in zo'n I/O block ook een multiplexer, die signalen de mogelijkheid geeft om door zo'n flip-flop te lopen, óf rechtstreeks van FPGA 'binnenwerk' naar I/O pin te gaan.

Maw: normaal gesproken zul je allebei de mogelijkheden hebben, en het lijkt me sterk dat de Spartan 6 familie een uitzondering op die regel is (heb hier zo geen datasheet van die FPGA's bij de hand).

Dus alleen combinatorische logica tussen in- en uitgangspennen zal zeker kunnen. Of het bij een bepaald ontwerp cq. specifieke signalen slim is om te doen? Da's een heel ander verhaal... :?

Goede morgen,

Bedankt RetroTechie. Bij deze weet ik dat het mogelijk is een deel van de FPGA te gebruiken voor een kleine schakeling die uitsluitend uit poortjes bestaat. Uw uitleg wordt bijgetreden door deze lijn uit de beschrijving van de Spartan 6: "All inputs and outputs can be configured as either combinatorial or registered".

Deze vraag stamt uit de verkenning van het terrein. "Wat is precies een FPGA en wat kan ik er allemaal mee doen ?" Bij deze is aangetoond dat ook pure combinatorische logica mogelijk is. Of het in een concreet geval de beste oplossing geeft is een ander paar mouwen dat geval per geval kan worden bekeken.

Vriendelijke groeten,

Eduard

Kan ik bevestigen. Ik ken geen FPGAs waarbij je per-se via een FF naar binnen of naar buiten moet. Is altijd configureerbaar. Het zou ook wel een heel grote beperking zijn.

"We cannot solve our problems with the same thinking we used when we created them" - Albert Einstein

Bedankt flipflop,

Weer wat wijzer geworden.

Vriendelijke groeten,

Eduard