kan een D flip-flop gebruikt worden voor een tijdsvertraging?

Om een zekere dode tijd te verkrijgen van een blokgolf, zat ik te denken omdat evt. met een flip-flop te doen.
Kan een 74HC74 zo gebruikt worden, dat deze een zekere vertraging geeft van de puls?
Ik zit te denken aan een tijdvertraging van maximaal 200nS.

"tijd is relatief"

Dat is misschien niet onmogelijk - men kan ook een trilhamer gebruiken om eieren te klutsen :) - maar kijk misschien toch maar eens beter naar een 555 of zo. Als het echt 74 moet zijn dan bestaan er wel monoflops in die reeksen, ik dacht zo uit het losse polsje dat 74xx121 en 74xx123 nogal courant waren.

Per alternatief kan men de vertraging maken met een R/C-keten, met een schmitt-trigger erachteraan.

@Henk hieronder: hoeveel hij wil vertragen dat is netjes aangegeven: max 200 nS. [ latere edit: Wellicht wordt bedoeld 200 ns, zie ook verderop.]

hoe beter de vraag geschreven, zoveel te meer kans op goed antwoord

Ha Martin V,

Ja dat kan Martin maar niet veel vertraging er zijn chipies speciaal voor vertraging hoe veel wil je vertragen ?

Een knipoog naar je draadje m.b.t. de integrator ik heb afgelopen weekeinde een paar modellen gebouwd wat een kriem is dat :( 8)7
Ik dacht voor de berekeningen posten eerst eens kijken of een en ander wel functioneert nauw nee dus......

Een type is b.v.b. de LTC6994-1 kost Euro 4,35

@big_fat_mama lezen is ook een kunst maar seconden is s en geen S kleinigheidje ;)

Groet,
Henk.

Everything should be as simple as possible, but not simpler.
fatbeard

Honourable Member

Ik vind het allemaal nogal vaag: "dode tijd van een blokgolf", "vertraging van de puls", "minimaal 200 nanoSiemens"...

Die laatste is een typo (neem ik aan), maar de eerste twee blijven abacadabra: een blokgolf heeft een frequentie en een dutycycle, een puls een herhalingsfrequentie en pulsduur; wat moet er nu hoe vertraagd worden (alleen voor- of achterflank, of beide flanken; gelijk of verschillend)?

Er wordt gesproken over een 74HC74, maar het blijft onduidelijk of het hele circuit daarmee is uitgevoerd of zijn er wellicht nog andere eisen mbt voedingsspanning, output drive, schakeldrempels etc?

Een goed begin is geen excuus voor half werk; goed gereedschap trouwens ook niet. Niets is ooit onmogelijk voor hen die het niet hoeven te doen.

lezen is ook een kunst maar seconden is s en geen S kleinigheidje

Henk, zeg dat aub tegen de topicstarter! Ik heb enkel haar/zijn woorden overgenomen. Lezen is inderdaad een kunst ;)

hoe beter de vraag geschreven, zoveel te meer kans op goed antwoord

Voor vertragingen worden ook vaak inverters gebruikt

Je zou ook nog een RC met een schmitt-trigger er achter kunnen nemen. Als je het puur op de gate-delay wilt maken (zoals die inverter van hierboven) is 200ns wel erg lang.

[edit] @hieronder. Ah, spuit 11. Nou ja, zijn we het eens in elk geval :-)

[Bericht gewijzigd door flipflop op 14 september 2020 21:00:03 (19%)]

"We cannot solve our problems with the same thinking we used when we created them" - Albert Einstein

Inderdaad, beste @FF, zie ook de reactie van heden, 16:30:18 ;)

hoe beter de vraag geschreven, zoveel te meer kans op goed antwoord

.

[Bericht gewijzigd door Brainbox op 14 september 2020 19:54:46 (99%)]

Speciaal voor de mensen die er niets van begrijpen even de volgende reactie:

Ten eerste Big Fat Mama ik dacht dat seconden met een hoofdletter wordt geschreven dus S. De eenheid is tijd, de grootheid is in seconden.

Wanneer je een puls vertraagd in tijd en die verglijkt met de puls tijd uit welke de puls was, (via een logische gate) is het resultaat een puls waarvan de pulsbreedte geen 50% is, maar iets korter van duur is.

De bovenstaande voorbeelden laten zien wat ik bedoel.
Mijn vraag was of dat ook bereikt kan worden met een flip-flop.

"tijd is relatief"

Ten eerste Big Fat Mama ik dacht dat seconden met een hoofdletter wordt geschreven dus S. De eenheid is tijd, de grootheid is in seconden.

Zeg dat aub tegen Henk, hij is het die het onderscheid wilde maken. Ik denk wel dat hij gelijk had maar ik heb er verder nix mee te maken.

hoe beter de vraag geschreven, zoveel te meer kans op goed antwoord
rob040

Golden Member

Seconden is een kleine s en de hoofdletter S is voor Siemens...
Zo wordt de hoofdletter K vaak voor kilo gebruikt, maar die is weer voor Kelvin.
Het is niet zo moeilijk, ligt allemaal vast en is beschreven.

Ha Martin V,

Ik ga er voor het gemak van uit dat dit voor het zelfde project is.
Dat is waar ik op wees let op dat je geen overlap krijg tussen de twee PWM's
Ja wat je schets dat kan werken ik moet er wel bij zeggen dat dit nu typisch een Elktuur patentje is :+

Als je gaat werken met RC combinaties die de tijd veranderen ontkom je niet aan distorsie in die tijd.
De delay tussen de kanalen is klein 200 ns is jou meting op zo'n RC combinatie heb je al snel 10 % jitter zonder temperatuur efecten.

Het is beter om te kijken of je niet een andere oplossing aan de voorkant kan implementeren zodat het weg poetsen niet nodig is !
Ik ben nog steeds met de integrator bezig die is met een Op amp ook niet stabiel |:(
Je zou eens naar de Si8241 kunnen kijken !

@Martin V,

Nog even een ontwerpje gemaakt misschien kan je dit proberen ik ben nog aan het integreren tot ik een ons weeg :'( je zet er vaart achter Hi..Hi

Voorstel dead time generator PWM Martin,

Maar ik denk dat het beter is om te bezinnen beter ten halve gekeerd dan ten hele gedwaald :o
Ik werk met een PLL geen timing fouten stabiel als een rots keurige PWM maar ik heb al eens eerder geventileerd je bent een weg ingeslagen dan niet bij elk probleem naar iets anders grijpen ;)

Groet,
Henk.

Everything should be as simple as possible, but not simpler.

Er zijn genoeg driver ic's met ingebouwde deadtime...

Arco - "Simplicity is a prerequisite for reliability" - hard en software ontwikkeling: www.arcovox.com

Los van wat @electron zegt, werkt het bij het voorbeeld alleen met de XOR (een eXclusieve OR gate). In het plaatje erboven (met U1 en U2) geeft dit een heel ander resultaat. Dan wordt de ontlaadkromme t1-t2 een blokvormige puls, maar zonder vertraging..

Op 14 september 2020 20:06:14 schreef Martin V:
Wanneer je een puls vertraagd in tijd en die verglijkt met de puls tijd uit welke de puls was, (via een logische gate) is het resultaat een puls waarvan de pulsbreedte geen 50% is, maar iets korter van duur is.

Je moet wel onderscheid maken tussen een flank en een puls natuurlijk, ik denk dat wat fatbeard zegt wel belangrijk is:

Op 14 september 2020 17:01:44 schreef fatbeard:
[...]wat moet er nu hoe vertraagd worden (alleen voor- of achterflank, of beide flanken; gelijk of verschillend)?

Je vraagt namelijk om de puls te vertragen, maar de schakeling die je toont doet dat niet. De lengte van de puls blijft bijvoorbeeld niet behouden, die wordt bepaald door de RC tijd, en het is belangrijk om te weten of dat relevant is. Als de flank voldoende is (om bijvoorbeeld iets te triggeren of resetten of zo) dan is dit een goede optie. Voor 200ns zal je waarschijnlijk wel last gaan krijgen van parasitaire effecten, en je zult wel even moeten experimenteren met je layout. Dit zal op een breadboard een andere vertraging krijgen dan op een PCB. Let er ook op of je applicatie een hertriggerbare vertraging geeft. In dit geval zal een trein snelle pulsen de schakeling blijven triggeren waardoor het aantal flanken afneemt.

Op 14 september 2020 20:06:14 schreef Martin V:
Mijn vraag was of dat ook bereikt kan worden met een flip-flop.

Ja, je kunt een signaal vertragen met een D-flipflop, mits je een klok hebt. Aangenomen dat je signaal synchroon(*) loopt met je klok, geeft een flip-flop een klokperiode vertraging.

Als je 8 flipflops achter elkaar zet heb je een 8-bit schuifregister.

Als je klok 25MHz is en je wil 200ns delay, dan heb je 5 flip-flops nodig. Of de vijfde bit van een 8-bit schuifregister.

Als je signaal niet synchroon is met je klok... Tja, dan moet het eerst synchroniseren.

(*) Synchroon in de betekenis: het signaal is afkomstig uit logica die met dezelfde klok loopt. In de praktijk betekent dat dat het signaal van niveau verandert direct NA de klokflank, en dus stabiel op alle volgende inputs aanwezig is bij de volgende klokflank. Dit is een definitie van synchroon die wellicht alleen voor digitale logica gebruikt wordt.