pic voeden dmv clock signaal

guidob

Overleden

Zit wat te prutsen op een breadboardje. pic16f88 met 2 timers in gebruik om een software pll te maken. Twee clock signalen, 1 dmv VXO op breadboard en 1 dmv XO op een apart printje met eigen voeding.

Delta tussen twee kloksignalen even op de spi bus gezet (wordt straks een dac die de VXO aanstuurt). Met usbee kijken naar de waarde, ziet er goed uit.

Ff reseten, voeding van breadboard los en usbee opnieuw starten. Trigger, signaal. Huh???????????????????????????? Voeding zat nog niet terug op breadboard. Delta loopt vrolijk verder. Errr.

Scoop op de 5V en die is er? Klok signaal loshalen van werkende andere pcb naar pic en 5V is er niet. De pic "loopt" dus op de clock (die op de externe pin van timer0 zit) van de andere pcb. Ook de VXO draait hierop..... Kan er niets anders van maken. Maf. Maar patent vragen :-)

Minder vreemd dan je denkt. Er zitten hier en daar diodes die voorkomen dat de (klok)ingangen boven de Vdd komen. Oftewel, die ingangen geleiden gemakkelijk naar de Vdd (je 5V klok is ruimschoots hoger dan de 0V Vdd). Als de frequentie hoog genoeg is, is de capaciteit van de die van de PIC voldoende om genoeg spanning te houden voor functioneren. Op deze manier worden ook wel eens hele simpele RFID-achtige dingen geknutseld.

guidob

Overleden

Mja,

Als je er wat meer over nadenkt, dan lijkt het idd niet zo raar. Zat even in software modus te denken :-)

Timers werken, delta berekenen ook. SPI dac werkt, VXO verloopt vrolijk met wat testwaardes. Nu het echte werk, de pll "software" fabrieken. En dan de rest eens aansluiten (spdif receiver, filter, dac) en kijken of het echt werkt.

Vervolgens een print, want nu is het niet echt low jitter. (Meer mega jitter aangezien reference en dac geen schoon signaal aanleveren op zo'n broodplank).

Uit pure interesse: in welk frequentiegebied ben je een PLL aan het fabriceren? Klinkt als een project dat ik graag volg.

guidob

Overleden

audio. Met inspiratie hiervandaan: http://www.vaneijndhoven.net/jos/dac2/index.html (onderaan) en wat draadjes op diyhifi.org over de pll formules. Die moet ik nu gaan uitspitten.

Ook bij mij op 43Hz een overloop van timer0 om 1 te capturen. 1e gelezen waarde van de nieuwe aftrekken en je hebt het verloop (in mijn geval negatief toen ik de VXO nog van een vaste spanning voorzag: FF, FE, FD, etc.

Nu de DAC/VXO zodanig gaan aansturen dat ie de spdif klok gaat volgen op een goede manier. En bij een drasische wijziging van de spdif klok (andere dig ingang) een snelle tracking om dan weer terug te vallen op een onmerkbare tracking (om de 10sec updaten of zo).