Op 18 december 2018 20:31:59 schreef rew:
[...]
Ga je nu een negatieve spanning aanbrengen t.o.v. de source, dan kan ie gaan sperren. En met een wat hogere spanning, kan de stroom oplopen tot 100mA.
Een Ugs>0 brengt bij deze JFET de gate-source-overgang in geleiding. Die gedraagt zich als een gewone PN-diode, zodat je dan wel voorzichtig moet zijn met de bron; die zou anders de FET kapot kunnen maken door te veel gatestroom. Normaal blijf je bij Ugs<0. In enkele gevallen wordt expres van het gelijkrichtende effect gebruikgemaakt.
Maar nog even terug: Ze zeggen in het datasheet dat bij een drain-source spanning van 15V er 2-20mA gaat lopen, mits Gate-source spanning 0V. is. Dan is ie zowiezo niet symmetrisch, want de gate-drain spanning is dan -15V! Toch? En bij -15V had ie toch echt moeten sperren. Dus dat ie symmetrisch is, dat gaat er bij mij niet in. (vooralsnog, dan).
Dat is niet wat we met symmetrisch bedoelen. Het gaat erom dat je de drain en source kunt verwisselen, zonder dat de stroom in het kanaal daardoor veel verandert. De FET wordt dan aangestuurd tussen de gate en wat eigenlijk de drain had moeten zijn, maar door het op de kop zetten nu de source is geworden.
Het rechter schema gedraagt zich voor de spanningen en stromen dus (nagenoeg) gelijk aan het linker schema.
Bij de 3819's die ik door de jaren heen verstookt hebt, was dit werkelijk het geval; het maakte geen snars uit. Ik kon er dan ook nooit achter komen welke pinout er nu eigenlijk bedoeld was; de ene mogelijkheid werkte niet beter of slechter dan de andere.
Of er van de 3819 ook fabricaten waarvoor er wél verschil was, weet ik niet.
Zelfs in de sim blijkt de 3819 symmetrisch te zijn.