Beste forumleden,
Om met FPGA te starten kocht ik het Mojo v3 bordje met daarop een Xilinx Spartan 6. De oscillator op het bordje levert de 50 MHz klok voor de FPGA.
In mijn project worden een hoop dingen geklokt met 16,66.. MHz. Ik programmeerde daarvoor een synchrone deler door 3. Ik las dat het in zo'n geval beter is de klok via de DCM door drie te delen. Hogere kloksnelheid heb ik in dit project niet nodig.
In de free ISE omgeving zit bij de coregen een klokwizard. Die loopt vast op een foutmelding. Is er een andere methode om de kloksnelheid globaal te veranderen ?
De coregen loopt vast met deze melding:
The following error occured: Failing to generate "clk_wiz_v-6"
Failed executing Tcl generator.
Vriendelijke groeten,
Eduard
[Bericht gewijzigd door Eduard2 op dinsdag 19 maart 2019 12:40:44 (10%)