Meeste FPGA's hebben in hun datasheet een beschrijving van de I/O blocks. Daar komen normaal gesproken altijd flip-flops in voor, om uitgaande (of binnenkomende) signalen te synchroniseren met een klok. In de regel zit in zo'n I/O block ook een multiplexer, die signalen de mogelijkheid geeft om door zo'n flip-flop te lopen, óf rechtstreeks van FPGA 'binnenwerk' naar I/O pin te gaan.
Maw: normaal gesproken zul je allebei de mogelijkheden hebben, en het lijkt me sterk dat de Spartan 6 familie een uitzondering op die regel is (heb hier zo geen datasheet van die FPGA's bij de hand).
Dus alleen combinatorische logica tussen in- en uitgangspennen zal zeker kunnen. Of het bij een bepaald ontwerp cq. specifieke signalen slim is om te doen? Da's een heel ander verhaal...