van 10 parallele digitale signalen naar serieel en weer terug

Geduld is niet mijn sterkste kant vrees ik.

Je bent niet de enige. Ik heb mijn printjes van dit project besteld, binnen, bestukt en DRIE bugs gevonden. Te snel op willen sturen.

Maar goed. Geen USB, 14 in plaats van 16 IOs, Ik zou software kunnen schrijven als ik tijd heb...

Op 24 april 2020 09:11:35 schreef Herms Lunenborg:
Geduld is niet mijn sterkste kant vrees ik.

Geeft ook niets. Snel kunnen proberen / experimenteren , iets tastbaars in handen hebben waar je aan kunt solderen en meten geeft ook voldoening. En met de huidige kosten van PCB's kun je je het nog eens veroorloven een Versie V2.0 te laten maken.
Maar misschien wil je het Kicad ontwerp hier delen ter leering ende vermaeck.

Op 24 april 2020 10:36:35 schreef rew:
... besteld, binnen, bestukt en DRIE bugs gevonden. ...

Zoooo herkenbaar...
"Alleen echt wanneer voorzien van handtekening en printfouten" is een tijdlang mijn motto geweest

leuk, dit is voor mij echt een leerproject.Dat de print verbeterd kan worden lijkt me duidelijk. Ik ga uiteraard eerst proberen of deze werkt.
Ik zie een vraag of ik het bestand wil delen? Bijgesloten de zip, voor lering en vermaak, maar vooral voor punten van verbetering.
In het linkerdeel heb ik de voedingssporen al verbreed tot 1mm, maar nog niet het principe van VCC aan de ene zijde en GND aan de andere.

Ik heb al genoteerd:
Voedingssporen 1 mm.
Signaalsporen minimaal 16mil, dan kunnen ze nog tussen de IC-pennen door.
Bovenzijde en onderzijde als voeding, bijvoorbeeld de top layer als + en de bottom als GND.
De bevestigingsgaten op de hoeken plaatsen en op dezelfde steek
Wie nog meer?

Zitten er wel ontkoppel c-tjes op de print bij de IC's?

Zitten er wel ontkoppel c-tjes op de print bij de IC's?

In het schema had ik ze er wel bijgetekend.

En heb ik standaard direct bij elk IC geplaatst. Moet ook bij de regels staan. Goede aanvulling.

oei, ik heb de verkeerde bestanden gepost.

Nieuwe poging.
Ook een volgende vraag: voeding en Ground aan boven- en onderzijde van de print. Waar lopen dan de signaalsporen? Tussen de voeding en Ground door?

Als leerfase: een verbeterd ontwerp mocht de eerste het niet doen.

[Bericht gewijzigd door Herms op dinsdag 28 april 2020 21:32:17 (70%)

Misschien een beetje mosterd na de maaltijd, maar ik ben tijdens het opruimen nog een chippie tegen gekomen wat bijna doet wat jij wilt.

Deze is echter 8-bits ipv 10, maar misschien is er een broertje wat meer bits heeft?

Zie bijlage voor datasheet.

Beetje wel, maar goede mosterd is altijd welkom...
Dat is (bijna) precies wat mijn enkeldraads oplossing ook doet.
Temic maakte veel van dat soort dingen, jammer dat ze er niet meer zijn.

@Herms:
Je bent op de goede weg.
Ik kan je nog een tip geven: met thru-hole technologie is het handig om (van te voren) te bedenken op welke laag je welke kant op gaat: (overwegend) horizontaal of vertikaal.
Houd jezelf strak aan die 'afspraak' in het begin: via's kosten voor dit soort werk nix extra, dus gebruik ze naar hartelist. Je tweede print volgt al meer een scheiding tussen horizontaal (groen) en vertikaal (rood).
In het begin is dat wel wennen, maar het voorkomt dat je vastloopt tijdens het routen. Als alle spoortjes liggen kun je via's gaan elimineren en sporen strak trekken.
't Is een beetje een tic van mij, stammend uit de tijd dat ik werkte met de demo-versie van Layo1: daar telde elke bocht en datapunt, ik had er maar 500 voor de hele print...

Ik vind het puzzelen van de sporen goed leggen een leuke uitdaging. De rechtse heb ik als tweede gedaan. Eigenlijk dus opnieuw beginnen met VCC aan de ene kant en de Grnd aan de andere.

en @Hardbass: inderdaad, mosterd na de maaltijd. Ben nu te ver onderweg met dit ontwerp. Maar dank voor meedenken.
En @Fatbeard:

bedenken op welke laag je welke kant op gaat: (overwegend) horizontaal of vertikaal

dat is inderdaad een nuttige suggestie. Dat betekent dus dat je met je voedingslijnen ook goed rekening houdt met verticaal/horizontaal, en je de lijnen dwars over de print beter mogelijk buitenlangs kunt laten lopen?

Ik begin meestal met de voeding (Vcc, Vdd, Vss en GND) met wat dikkere sporen. Of ze aan de buitenkant of middenin lopen maakt daarbij niet zo heel veel uit.
De kortste verbinding is vaak de beste, vermijd alleen wel T-aansluitingen (al is dat vandaag de dag niet meer zo erg als vroegâh) en lussen (die kunnen extra storingsgevoeligheid opleveren).

Dan, een beetje in volgorde van afstand, de overige signalen met zo min mogelijk zondigen tegen de hoofdrichting op de betreffende laag: veel via's dus.
Als alles verbonden is ga ik kijken waar ik kan zondigen tegen de richtingsregels om het aantal via's te beperken.
Als laatste haal ik dan alle overbodige bochten weg, maar dat is een persoonlijke voorkeur.

Als de IC's netjes in gelid staan is het routen doorgaans makkelijker.

Ik vind het lastig als ik een print gemaakt heb en dan wat geoptimaliseerd heb. Dan zijn er regios waar beide kanten van de print gewoon "goed gebruikt" zijn. Daar kan je dan helemaal niet meer doorheen als er een draadje bij moet. Maar goed. Uiteindelijk lukt het dan toch wel.... Maar de hint is dus: Misschien moet je dat optimaliseren laten zitten totdat je zeker weet dat er geen wijzigingen meer komen. Naar dat advies luisteren lukt me nog niet zo goed.

Naar dat advies luisteren lukt me nog niet zo goed.

Hahaha, komt me bekend voor!

Powerplane gebruiken voor Vcc aan een zijde en voor Vss aan andere zijde is het simpelst.
Je hoeft Vcc en Vss dan niet meer zelf te trekken: ze krijgen automatisch alle overgebleven printoppervlak...

Die persoonlijke voorkeur van mij stamt nog uit de tijd dat de kleinste SMD component een 0805 was, de kleinste -betaalbare- spoortjes 0.25mm waren, 0.3mm niet te boren was en je voor (bijna) elk gaatje moest betalen.
Tegenwoordig zijn de machines en boortjes beter, sneller en goedkoper... Old habits die hard.
Maar mijn favoriete PCB-bakker van toen kon aan de layout al zien dat het een print van mij was

@Arco:
Je loopt wel het risico van 'wezen': gebieden die door de omliggende sporen tòch niet aan dat plane hangen. Niet elke DRC weet dat te vangen, YMMV.
Er is een tweede risico daarmee voor de minder ervaren router: bevestigingsgaten kunnen makkelijk sluiting veroorzaken tussen boven- en onderkant...

Meeste pcb programma's hebben een optie om ongewenste 'eilandjes' in een powerplane te verwijderen...
Voor bevestigings gaten maak ik altijd speciale gaten aan. (kwestie van bestaand gat kopieeren naar een nieuwe met aangepaste clearance)

We hebben in het verleden wel gehad dat een stagiair niet de juiste schroefjes kon vinden en daarom de bevestigingsgaten in het pcb wat opboorde.
Moesten hem naderhand (na veel zoeken) uitleggen dat je zoiets beter niet kunt doen bij een multilayer print en metalen boutjes...

Op 4 mei 2020 10:23:36 schreef Arco:
Meeste pcb programma's hebben een optie om ongewenste 'eilandjes' in een powerplane te verwijderen...

Wat fatbeard bedoelt is dat je niet altijd ziet dat het ene stuk "VCC-plane" niet aan het andere stuk VCC-plane hangt. Niet het weduwen-wezen issue.

Ik heb het in het begin even gedaan: VCC plane aan de andere kant. Ik ben er van afgestapt nadat er ergens een keer kortsluiting ontstond. ALs het een groundplane was geweest was het minder vervelend geweest. Ik routeer m'n VCC gewoon zelf en doe beide kanten een groundplane.

Groundplane. Dat is het gebied tussen de signaalsporen dat je aan de GND legt? Doe je dat aan beide kanten?

Ik doe aan de bovenkant Vcc, en aan de onderkant Gnd...

In eagle leg je een "polygon" van bijvoorbeeld "rood toplayer".

Dan doe je (als je arco heet) "name" en dan noem je hem "VCC" of "GND" als je REW bent. Als je dan op "ratsnest" clickt, laat ie zien dat alle ongebruikte plek ineens rood/toplayer/ground geworden is. Alle ground sporen die je al gelegd had worden opgevroten en van alle andere signalen wordt beleefd afstand gehouden (geen anderhalve meter, maar wel genoeg).

nieuwe poging. Zoveel mogelijk de principes gevolgd.

Hoe breng je in Kicad een groundplane aan?

[Bericht gewijzigd door Herms op woensdag 6 mei 2020 13:13:20 (24%)