Ik heb hier de source liggen voor het programmeren van een GAL bouwsteen type G22V10. Ik gebruik WinCUPL om het bestand te openen.
Een lijn uit het programma is de volgende:
d00.d = Prog#( nReset&(((!nWE&!nSTSL)&!A15&!A13&A12&!A11&di0)#((nWE#nSTSL)&d00)#((!nWE&!nSTSL)&( A15# A13#!A12#A11)&d00)))
Waarbij d00 vooraf gedefinieerd werd als output pin en de rest van de signalen in de vergelijking zijn allemaal inputs.
Als ik de user manual van WinCUPL er op na sla, zou d00.d betekenen dat d00 de ingang is van een D-flipflop. Dus de macrocell van de PLD wordt ingesteld als een D-register. Mijn vraag heeft echter betrekking op de 2 termen in de vergelijking, namelijk '&d00'. Mijn vraag is hoe ik mij dit moet voorstellen in een schema? Is dit de uitgang van de D-flipflop die teruggekoppeld wordt naar de ingang?