Three state - open collector

Threestate wil zeggen dat de uitgang pas gekoppeld is aan de inwendige status van het IC als de desbetreffende enable ingang bedient wordt. Stel je hebt 4 data IC's voor een bepaald doel en deze hebben elk 8 bits uitgangen je kunt nu alle dezelfde uitgangen van de ic's aan elkaar knopen en iedere keer maar 1 IC enablen dan wordt alleen die data op de bus gezet. de uitgangen van de andere ic's hangen als het ware gewoon los.

Op 10 juni 2006 13:41:29 schreef DE OLDE:
Threestate wil zeggen dat de uitgang pas gekoppeld is aan de inwendige status van het IC als de desbetreffende enable ingang bedient wordt. Stel je hebt 4 data IC's voor een bepaald doel en deze hebben elk 8 bits uitgangen je kunt nu alle dezelfde uitgangen van de ic's aan elkaar knopen en iedere keer maar 1 IC enablen dan wordt alleen die data op de bus gezet. de uitgangen van de andere ic's hangen als het ware gewoon los.

Je docent is mis met zijn open collector principe. je kunt oc uitgangen van
van ic's inderdaad aan elkaar knopen maar is er bevoorbeeld 1 aan gestuurd doet de rest niet meer mee het is dus in feite een "of" schakeling. Je docent is dus "onder"wijzer en niet "bovenwijzer" dat is men hier op het forum , behalve ik dan.(grapje)

De Olde heeft gelijk, in de cursus is het verwarrend uitgelegd. Open collector heeft niets met tristate te maken.Open collectors worden met een uitwendige pull-upweerstand met de + verbonden.In digitale techniek is er enkel maar 1 of 0, onbepaald mag niet voorkomen.Tristate wil dus zeggen dat in de derde staat de uitgang afgekoppeld wordt zodat de volgende trap niet naar een 0 of 1 geforceerd wordt.
Wel een beetje laat om dat op te merken zo vlak voor het examen,niet?

Op 10 juni 2006 14:44:01 schreef grotedikken:
...
Wel een beetje laat om dat op te merken zo vlak voor het examen,niet?

Gaan we die toer weer op ja? :s

Maar inderdaad, tristate is dus een 3de toestand die wordt toegelaten (vaak aangeduid met Z). Het gaat hier om een hoog impedante toestand, dat wil zeggen als je van de uitgang in het netwerk zou kijken zie je een heel grote impedantie staan. Dit komt bij benadering overeen met het affgekoppeld zijn van het netwerk.

Bij CMOS is dat bijvoorbeeld een nMOS en een pMOS boven elkaar, en daar waar je de 2 aan elkaar verbind is dan de uitgang. Als alle 2 de mossen in "sper" staan (ff heel eenvoudig houden) dan staat de uitgang afgekoppeld van de rest van het netwerk dat voor de MOSsen staat. Oftewel in een "hoog impedante toestand".

Op 10 juni 2006 14:44:01 schreef grotedikken:
Wel een beetje laat om dat op te merken zo vlak voor het examen,niet?

Gooi jij eens een emmer water over de vloer en stop eens een vork in het stopcontact als je wilt.

figuren 78 en 79 zijn dus gewoon compleet verkeerd.
wat daar staat is open collector logica en hoe je een 'wired-or' / 'wired and' maakt

het verschil tussen open collector/ open drain ( of open emittor/open source want dat bestaat ook ! ) en 'three state' is dat een tristate ACTIEF hoog en ACTIEF laag kan sturen.
terwijl de 'open' configuraties alleen 1 actieve toestand kennen. Ofwel sturen ze grond en 'open' ( open collector ) , ofwel vcc en open ( open emittor )

tristate kan actief hoog en laag sturen EN kan 'open' zijn ook.

om een 'open' te maken wordt de uitgangstrap gewoon afgezet. Dergelijke uitgang noemt men een totempole uitgang ( daar staan transistoren gestapeld zoals de iconen bij een totempaal )
bij cmos logica staan daar 4 transistoren gestapeld.
van grond naar voeding : 2 nmossen en dan 2 pmossen

Van de buitenste twee hangen de gates aan elkaar.
Van de middenste twee (1 nmos en 1 pmos ) hangen via een invertor aan elkaar, zodanig dat de gate van de nmos rechtstreeks gestuurd wordt, en de gate van de pmos door de invertor gestuurd wordt. Als je die met een 0 aanstuurt schakelt de poort 'in' , als je er een '1' op zet gaat ze naar hoog impedante mode.

                       vcc
                       _|
  in---+-------------o|_ 3
       |                |
       |        vcc     |
       |        _|      |
       |     -o|_ 1     |
       |    |    |     _|
       |    |    +---o|_ 4
       |    |   _|      |
       |    +--|_ 2     |
       |    |    |      +---- uit
       |    |   gnd     |
       |    |          _|
       | tri+---------|_ 5
       |                | 
       |               _|
       .--------------|_ 6
                        |
                        |
                       GND

voila . zo wordt een tristate uitgang gemaakt.

transistor 1(pmos) en 2(nmos) vormen een invertor.
transistor 4(pmos) en 5(nmos) zijn de 'tristate gate'

en 3 en 6 zijn de echte logische poort

Als ik de pin TRI aan logisch 1 hang dan vliegt transistor 5 aan ( vcc op zijn gate ) en 4 ook ( gnd op zijn gate via de invertor gemaakt uit 1 en 2 )

Daardoor wordt de uitgang dus gekoppeld met 3 en 6, en kunnen die actief sturen.
Als ik die TRI poot aan GND hang, springen 4 en 5 af en zweeft die uitgang ( hoog impedate state ) en issie dus tri-state.

En 't is niet 'three state' maar tri-state logica. Zeg tegen die docent dattem eens een dag naast mij komt zitten, 'k zal eens tonen hoe je logica maakt met mosjes. Ik heb ooit alle basispoorten gemaakt in c05 ( 0.5 micron technologie ) en gelayout op silicium. NOT, AND, OR, EXOR ( met 2, 3, 4, 5 en 6 ingangen ,de tri uitgang ( dat kleef je er gewoon achter als je dat nodig hebt.

En ja een exor is een speciale gate. Dat wordt NIET met losse poorten gemaakt . Een exor met poorten gemaakt 'glitcht !' door de loopdelay, om de glitching op te heffen heb je nog een poort nodig. Dat wordt veeeel te groot op een chip. ( 4x 2and , een 3or en drie NOT ..)

[Bericht gewijzigd door free_electron op zaterdag 10 juni 2006 19:26:51 ]

bedankt kerels ik snap hem nu

Ik wil bij dezen Free_Electron weer eens bedanken voor zijn bijdragen, zeer verhelderend (ondanks de Sweex-keyboard scrambling van de text)!

_{zou je geen leraar willen worden ergens op zo'n VTI waar iedereen zo over klaagt?}

Op 10 juni 2006 17:56:51 schreef KT88:
Ik wil bij dezen Free_Electron weer eens bedanken voor zijn bijdragen, zeer verhelderend (ondanks de Sweex-keyboard scrambling van de text)!

_{zou je geen leraar willen worden ergens op zo'n VTI waar iedereen zo over klaagt?}

heh. leraar worden ... en na 1 jaar een burnout heben van op te tornen tegen de 'paterkes' mentaliteit in de scholen. en met 'ouden brol' moeten werken. in sommige scholen zou zelfs jij het besterven ... een triode ? waddisda ? je mag van geluk spreken als ze al van die messchakelaars met veertjes hebben ....

trouwens ik heb zelf nog veel te veel te leren over electronica. als ik zo eens bekijk wat ik allemaal nog niet mee gespeeld heb en eigenlijk niks van af weet...

neen. kspendeer beter mijn tijd op CO hier zitten de gasten die iets willen leren ( allee veel dan toch )

mij toestenbrodden heben last van lysdexie ik ben op een laptop keyboard aant rammen , en na 25 jaar met computers gerommeld te hebben kan ik nog altijd niet recht typen. wanneer krijgt CO een spellchecker ??

en vti ... hmm als ze daar nu eens in plaats van Vrij technisch instituut , Vincent's Technisch Instituut van zouden maken .... wil ik er nog eens over nadenken

nuja , dan krijg je het fenomeen dat studenten zich niet inschrijven ... want das die school met diene 'zot' als lesgever waarvoor je interesse moet tonene voor wat je studeert . haha

[Bericht gewijzigd door free_electron op zondag 11 juni 2006 05:02:12 ]