VHDL conversies / assignments

Hallo VHDL specialisten

Ik heb voor mijn minicursus VHDL programmeren wat "simpel" huiswerk meegekregen. Nu krijg ik er helaas geen antwoorden bij. Ik kom helaas niet bij alle vragen tot een antwoord.. Zouden jullie mij in de goede richting kunnen sturen? En eventueel bij de vragen waar wel een antwoord staat, eventuele fouten kunnen aanwijzen? Ik weet dat jullie geen schoolmeesters zijn, maar bij voorbaat dank :)

Vooral bij vraag C en E kom ik er niet helemaal uit.

Zie bijlage

Ik vind het een beetje te makkelijk om de hele opdracht hier neer te zetten (in attachment) met het verzoek om de hele zwik te corrigeren/helpen. We zijn inderdaad geen leraar. Je zult de vraag iets gerichter moeten stellen wat mij betreft.
Maar eentje dan:
Geef een vhdl instructie waarmee het bit met index 6 van uitgang B_out gelijk maakt aan ingang I_MIDDLE en het bit met index 10 gelijk maakt aan ingang M_RIGHT
De overige bits van uitgang B_out moeten gelijk worden aan de logische waarde 1

Als je het in een process doet, dan kun je het gewoon in een paar regels opschrijven:


B_out  <= (others=>'1');
B_out(6) <= I_MIDDLE;
B_out(10) <= M_RIGHT;

Dat kan door de "scheduling" VHDL. Wat het laatst in het process staat, wordt uitgevoerd, wat er voor staat wordt genegeerd.
Echter, wellicht bedoelen ze het niet zo in de vraag. Het kan ook zo:


B_out  <= ( 6 => I_MIDDLE,
           10 => M_RIGHT,
           others=>'1' );

(ik vergis me regelmatig met de exacte syntax, dus check het even. Maar zoiets is het).

Hallo,

Ben ik het helemaal mee eens Flipflop, maar ik wist niet zo gauw hoe ik deze vraag anders moest stellen.
Ik weet ongeveer wel hoe het moet, maar niet hoe ik het in software moet zetten..

[Bericht gewijzigd door Christiaan371 op (21%)]

Stel vooral de vragen waar je problemen zitten. Sommige dingen zullen wel duidelijk zijn, maar andere snap je misschien niet. Stel die vraag. Maar is m'n antwoord je nu duidelijk, of...?

PS, VHDL is geen software. Het is HDL (Hardware Description Language), ofwel, je beschrijft hardware. Software is heel wat anders.

Op 9 januari 2022 17:09:59 schreef flipflop:
De overige bits van uitgang B_out moeten gelijk worden aan de logische waarde 1

Moet others=>'1' dan dat niet zijn? Of was het een strik-antwoord voor de TS?

Scherp Henri. Ik heb het even aangepast.

Dat is macht der gewoonte. 99 vd 100 keer schrijf ik (others=>'0'), bv overal in de reset assignments.