scoop ontwerp

ik ben ook zeer benieuwd naar de uitkomst van dit project. al enig idee of de pcb enkelzijdig of dubbelzijdig word ?

Volgens mij is dat een retorische vraag...

Ik zie uitbreidingen altijd zitten, aangezien het een open project is kan je altijd dingen toevoegen enzo...

In windows krijg je dan echt een harde schijf te zien... Ik vind het nog altijd niet netjes, dan zal ik het zelf maar aanpassen de code met de FTDI245BM is toch geen horror?

(Alhoewel het wel mooi kan zijn... een PCI kaart met aparte connector lijkt me ook nog wel iets hebben maar dat is wel een ander paar mouwen om te ontwerpen..) Dat laatste lijkt me vooral leuk als je so een mini-itx moederbord in een case kan stoppen met een mini-TFT scherm dan heb je een echte digitale en zo een moederbord heeft nog eens USB uitgangen, linux kernel ietsje strippen (gewoon alles uitzetten bij make) en dan winehq starten met dat programma lijkt me ook netjes

ADC ADS831 8-bit 80MHz (bv farnell 3323626 E8,85) of ADS830 8-bit 60MHz samen met een FIFO en een kleine CPLD. Een CPLD is lekker compact en deze kan het sampelen op de gewenste snelheid en de resultaten in de FIFO zetten. Daarnaast een controler die de FIFO op zijn eigen snelheid leest en de resultaten naar de PC verstuurt. Zou zelf via RS232 kunnen.

Een CPLD toepassen wil ik als een tip toevoegen. Kan de hardware op je PCB een stuk compacter maken, dan losse ICs. En zo duur zijn die ook weer niet.

PLD was sowieso het idee al dacht ik.. 8-bit is wel wat weinig!

Op 15 januari 2005 13:44:50 schreef Evil Aedolon:
PLD was sowieso het idee al dacht ik.. 8-bit is wel wat weinig!

Sorry, PLD daar heb ik overheen gelezen.

8-bit te weinig, kan genoeg zijn. Een scoop gebruikt je toch niet als een precisie instrument, maar voor verificatie van het signaal. Afhankelijk van het signaal pas je toch de range aan via de scoop.
Bij meer als 8-bits wordt de data overdracht naar de PC dan niet complexer en langer?

Probeer het met EXCEL eens uit, een tabel met meetwaarden van b.v. een sinus. Maak eens grafieken met een 8 en 16 bits samplefrequentie. Kijk eens of die 16 bits samplefrequentie grafisch echt zoveel meer informatie oplevert, dat het de moeite waard is om met 16 bits te werken.

Ik vind het gebruik van een IDE-HDD-emulatie als interface in een zelfbouwproject als dit juist een erg elegante oplossing, het lijkt me erg snel, universeel en gemakkelijk onder alle mogelijke OS'sen aan te spreken.

Als men dat per se wil is er vast ook wel een alternatief mogelijk met dezelfde hardware, maar als uitgangspunt lijkt het me prima.

Is het plan nu nog steeds om een enkele control & interface-module te combineren met 1 of meerdere input-ADC-FIFO-modules ?
Zit daar dan de mogelijkheid in om (later) iets van een generator-output module toe te voegen ?

Op 15 januari 2005 14:04:52 schreef mart1970:
Kijk eens of die 16 bits samplefrequentie grafisch echt zoveel meer informatie oplevert, dat het de moeite waard is om met 16 bits te werken.

16 bits is wat veel maar 8 bits is maar 256 stapjes 2^8 en op 400Vpp heb je dan stapjes van 1.56V... dat is 0.4% bijna

10 bits geeft al 1024 stapjes 0.39V op 400Vpp

12 bits zou al héél mooi zijn... volgens mij kan die FIFO dat wel aan als ik het me goed herinner, alleen zijn die ADCs heel duur voor die snelheid

Wat wil je meten waar je zo'n precisie voor nodig hebt? Hoe precies kun jij aflezen met een analoge scoop? 8 bits is ruim genoeg voor een scoop, als je die alleen gebruikt om te controleren hoe signalen eruit zien. Ik hoef iig niet precies te weten of ik nou 5,01 volt meet of 5,03 volt, voor mij is dat gewoon 5 volt. Als jij er anders over denkt, prima, maar zo enorm kritisch komt het bij mijn projecten meestal niet.

Ik ben zelf ook al eerder begonnen met een scoop te maken, het werkt, tot en met de ad converter, alleen het deel met de fifo en de interfacing lukt nog niet echt.

Over het harddisk verhaal, ik zou het niet doen. Het is redelijk ingewikkeld, een rs232 interface via een eenvoudige microcontroller is veel makkelijker (een atmega16 ofzo). Je kunt de scoop dan zo'n beetje overal aan vastmaken (laptops en gewone pc's, eventueel via een usb converter).

Misschien is het een idee om het ontwerp van de logic-analyser van elektuur van enige tijd geleden eens te bekijken. Dat bevat ongeveer hetzelfde als de sampler en is opgebouwd met fifo's en een microcontroller.

Op Ebay kan je wel goedkoper ide naar usb dingen kopen:
http://cgi.ebay.nl/ws/eBayISAPI.dll?ViewItem&category=31564&it…
Alleen deze heeft niet zo'n mooie behuizing erom heen

En free_electron, hoe wil je de symmetrische voeding maken? Gewoon met een dc-dc converter? Dit onderdeel moet ook wat aandacht krijgen, want de negatieve spanning moet zeker stabiel zijn, voor goeie meetingen.

Op 15 januari 2005 15:17:01 schreef Hoopje:
Misschien is het een idee om het ontwerp van de logic-analyser van elektuur van enige tijd geleden eens te bekijken. Dat bevat ongeveer hetzelfde als de sampler en is opgebouwd met fifo's en een microcontroller.

Ik denk dat je free_elektron onderschat... en RS-232 is véél te traag, USB interfacing is helemaal niet moeilijk met een FTDI245, zelf gedaan in eerste microcontroller project.

Goed, ik wil wel bepalen of een signaal een top heeft van 320V of 322V kan wel wat schelen

Verticale resolutie is wel handig om te kijken of signale niet overlappen, maarja dat is weer sample snelheid

ok, zo'n ftdi chip is ook mogelijk. Ik noemde de rs232 optie om aan te geven dat het niet via een harddisk emulatie aan een ide-usb converter hoeft, want dat lijkt me een behoorlijke omweg.

Op 15 januari 2005 15:30:09 schreef Hoopje:
ok, zo'n ftdi chip is ook mogelijk. Ik noemde de rs232 optie om aan te geven dat het niet via een harddisk emulatie aan een ide-usb converter hoeft, want dat lijkt me een behoorlijke omweg.

Ik snap ze wel, het is snel... en een eenvoudig protocol

Op 15 januari 2005 14:26:07 schreef Evil Aedolon:
[...]
16 bits is wat veel maar 8 bits is maar 256 stapjes 2^8 en op 400Vpp heb je dan stapjes van 1.56V... dat is 0.4% bijna

10 bits geeft al 1024 stapjes 0.39V op 400Vpp

12 bits zou al héél mooi zijn... volgens mij kan die FIFO dat wel aan als ik het me goed herinner, alleen zijn die ADCs heel duur voor die snelheid

8 en 16 bits was als een extreem voorbeeld bedoeld.

Er wordt geen gebruik gemaakt van een versterker/verzwakker aan de ingang?

Op 15 januari 2005 17:38:58 schreef mart1970:
Er wordt geen gebruik gemaakt van een versterker/verzwakker aan de ingang?

Tuurlijk wel! Maar de resolutie veranderd er niet door hé!

Stel je verzwakt 100x dus nog 4Vpp dan zijn je stapjes 100x zo klein maar achteraf doe je weer x100 en dan heb je je fout terug...

-16 bit - ehm een sampler die 16 bit haalt op 105 megasamples ... ze zijn er maar dan wordt ie wel verschrikkelijk duur ( 300 $ voor het ic alleen al ... )

Trouwens bijna alle digitale scoops zijn 8 bit verticale resolutie.

-rs232- das uitgesloten. 8 kanalen 64 kilowoorden per kanaal ... Das 1 megabyte . Over RS232 zelfs aan 115000 baud ... dat wordt minuten wachten voor een refresh op het scherm. Nee tmoet op USB (liefst 2.0) of eigenlijk over IDE daar kunnen we gas geven

Ik heb wat zitten stoeien met het ingangsgedeelte.
Schema is aangepast. Er MOET een 1:10 probe gebruikt worden. Als je toch een 1:1 probe wilt gebruiken mag er max 50 volt aan de ingang komen.

Er is een gainstage toegevoegd die omschakelbaar is zoals ie der nu uit ziet kan ie x1 x2 of x5 doen , of /2 /5 /10 /20 /50 en met 1:10 probe ook /200 /500

ik was eerst tegen ene gainstage omdat ik wigerachtig sta tegenover het principe van 'we verzwakken de boel eers 100 maal om het daarna 20 maal te versterken ..' Das volksverlakkerij. Maar k'heb nu een goede opamp gevonden die stabiel is over ganse bereik ( ding heeft 400MHz unity gain bandbreedte)

Ik heb een oplosing voor de protectie ook. Bandbreedte : 134 Mhz voor dat ie begint te kantelen (effe doorgemeten met een HP4595 network analyser) het -3dB punt zit op 137 MHz. Opgelost door de PN junkties uit een JFET te gebruiken.
Er is nog een antere truuk met dubbeldiodes ( 2 diodes die ug aan rug op ene planair substraat staan. Je biast de ene : stuurt er altijd een stroompje door. Dan zal bij de minste 'overspanning' de andere direkt aan slaan. Er treedt een elektrofysisch effect . Die moet ik nog eens uitproberen morgen. Dit is het protectie mechanisme dat aan zeer gevoelige opamps wordt gebruikt ( intern op het silicium dan ). Ik heb zo een dubbeldiuode gevonden : BAV99 of BAV199, en de BAV99 heb ik toevallig liggen.

- CPLD - ( lees : altera )
die zit er al in vanaf het begin hoor. Met losse TTL kun je dit vergeten (100 MHz door TTL wordt zeeeer moeilijk , plus je krijgt een klere-probleem met timing van de ganse boel). Bovendien draait de digitale electronica in de scoop hier op 3.3 volt en niet meer op 5 volt.

-symmetrische voeding-
moet ik nog uitvlooien maar er zal inderdaad een 'DC/DC' converter in komen. Waarchijnlijk iets met een LT1931 of LT1377 erin. Die DC/DC draaien op 2.4 MHz (jep MEGAhertz swichers) schakelfrekwentie en zijn zeer eenvoudig te filteren.
Geen transfo's voor nodig. gewoon een spoeltje en een (zeer snelle) catch diode. ( iets a la zchs500 of zhcs750 van Zetex)

-generator-
De scoop is inderdaad modulair. een backplane die 8 modules ondersteunt.

scoop module : 2 kanalen 100 megasample 4 tot 64 kilosample storage
Logic analyser ; 18 kanalen + klok : max 100 megasample en 4 tot 64 kilosample storage

De interace naar een module gedraagt zich als ene RAM. er is een card select , een databus en een adres bus. 1 kaart heeft een blok van 64 adressen. Databus is 16 bit breed. Module krijgt ook 12 volt,5 volt en -5 volt. Alle andere spanningen worden lokaal gemaakt.

Generator ... hmm iets om over na te denken. Maar dan liefst een ARB : memory met een DAC erachter. De PC 'syntetiseert' dan de golfvorm. Kan op zelfde princiepe van de scoop worden gebouwd. een DDs synthesizer die door ene memory scant met daarachter een DAC ( opgelet hier geen FIFO ! maar echte ram gebruiken om een variabele patroonsize te kunnen halen. 100 MHz dacs zijn geen probleem dezer dagen. Opampje erachter met gain en offset control en t'zakie is gepiept. Maar das ietsvoor later. eerst de scoop engine. daarna de logic analyser.

-bordje-
Is inderdaad dubbelzijdig. Dit kan je gewoon niet enkelzijdig. Ik zou eigenlijk liefst een 4 lagen gebruiken. kwestie van shielding en ground planes zo goed mogelijk te krijgen. Maar ik probeer dubbelzijdig.

-DC offset regeling-

dit hebben we tot nu toe volledig uit het oog verloren. We moeten een DC offset kunnen geven om een signaal te bekijken. Stel je hetb ene spanning van 100volt DC met daarop 1 volt AC. Je wilt de AC kunnen bekijken. Ik ga een 8 bit DAC toevoegen aan de input stage om het referentiepunt te kunnen laten 'zweven'. Ik weet wel niet hoe goed de verschilversterker hier gaat mee omgaan. Dit moet ik nog uitvlooien. Vooral omdat er nogal wat stroom door de referentie moet voor de feedback van die breedbandige opamp. Dus de referentie moet zeer laagohmig zijn... das iets om op te knabbelen.

- nog iets over A/D . ik ben van plan een 10 bit A/D te gebruiken . die heeft 8 effektieve bits. (lees direct bruikbare : de onderste twee zijn noisy en moet je met filteralgoritmes oppoetsen. Wegens de realtime natuur hier kun je dit vergete als je geen straffe DSP wilt inzetten.

Een 12 bit A/D heeft nog altijd maar 9 effektieve bits !
een 16 Bit AD heeft 12 effektieve bits

En resolutie .. 8 bit is 4 x meer resolutie dan een analoge scoop.
een analoge scoop heeft vertikaal 8 divisies. iedere divisie is onderverdeeld in 5 subdivisies. Stel nu nog dat je kan beoordelen ( als de straal niet te grof is ingesteld , en de focus goed is ) of je aan de boven of onderkant ligt van een subdiviseie.

je hebt dus 8 x 10 'punten' = 80. Dit is nog niet eens 7 bit. is meer 6.2 bit. ALs je niet kan zeggen waar de straal zit in een subdivisie heb je 40 psoities en das 5.4 bit .. Dus een anloge scoop heeft een veeeel kleiner vertikaal oplossend vermogen dan onze 8 bitter. Kwestie van de twijfelaars ook te overtuigen

[Bericht gewijzigd door free_electron op zaterdag 15 januari 2005 21:31:53 ]

Als het mag ga ik de schema's hertekenen dat ze wat meer publiceerbaar zijn voor op een website (esthetischer ofzo, mij nu geen uitbrander geven splan schema's zijn veel mooier) en dan een nieuw topic openen met status enzo...

Goed? (MSN?)

Als er genoeg interesse is dan kunnen we bvb de print laten maken door een firma, en als we met genoeg zijn, zal het goedkoper zijn. Zelfs met verzendingskosten inbegrepen. Een vierzijdige printplaat is dan ook mogelijk.
Ik ben alleszins zeer geïnteresseerd . Mr. free_electron kent er duidelijk iets van.
-Jan-

Geen probleem. Ik hou ze toch in mijn CAD systeem omdat ik daar de layout en simulaties op draai.

let wel goed op voor zetduiveltjes ...

misschien ook nog effe paar weken wachten tot we een 'naildown' hebben. Er kan nog teveel wijzigen in deze fase.

Uh reactokrato, hoe had je het anders in gedachten? Zelf etsen?!!

Met een soldeermasker (SMD) en twee lagen + doormetaliseren kan je zelf etsen toch wel vergeten denk ik.

@ instelbare DC offset: leuke extra als het gemakkelijk en goedkoop kan, nut vind ik wat beperkt, vaak kun je in zo een geval ook "AC" meten.

Op 15 januari 2005 22:11:19 schreef Evil Aedolon:
Uh reactokrato, hoe had je het anders in gedachten? Zelf etsen?!!

Ja, was dat dan zo onnadenkend van mij?
Ik wou gewoon zeggen, dat ik het bvb handig zou vinden, moest dit project op iets uitdraaien - wat ik vurig hoop - dat we samen de printplaat laten maken. (Ik zou dit zelfs willen regelen, als je me natuurlijk zou vertrouwen)
Daardoor wordt het bijna zeker al goedkoper.

Verder over het ontwerp zelf, ben ik het eens met Aart, dat een DC offset niet echt noodzakelijk is.

tegen dat zover is... Er moet eerst nog een prototype gemaakt worden

Op 15 januari 2005 22:13:42 schreef Aart:
Met een soldeermasker (SMD) en twee lagen + doormetaliseren kan je zelf etsen toch wel vergeten denk ik.

jep. zelf etsen word tricky .. kleinse pitch is 6 mils ). kleinste boorgat : 0.4 millimeter

en voor de sloebers die echt niet kunnen wachten hier is een 3d render van zoals ie der nu uitziet ( opgelet is zeer vroegtijdig. er zit nog wat spul in wat gaat veranderen hoor ) De witte lijnen die je ziet rond de relais ( die DIL -achtige dingen is waar afscherming komt.

Hi
Ik zie zojuist dat er blijkbaar veel SMD componenten opstaan... Ik denk dat dat voor velen een moeilijkheid kan opleveren (maar ik weet ook dat het in SMD moet...)
Mischien kan iemand even een link posten waar uitgelegd wordt hoe je SMD's kan solderen, dan is dat probleem ook al opgelost.

@free_electron (of iemand anders): Heb je al een idee van de totale kostprijs? Want mijn studentenbudgetje is nu niet zo uitgebreid.

Is er ook een mogelijkheid om XY-mode in te bouwen? Of kan je dat softwarematig doen?

Greetz
Jan