Momenteel ben ik bezig met een design in een FPGA crossover CPLD van Lattice semiconductors (MACHXO).
Het probleem van de lattice software (ISPLever starter) is dat er geen simulatie mogelijkheden zijn om een eenvoudige testbench te creeen zodat je kunt simuleren met waveform view.
Lattice adviseert het Aldec Active HDL pakket te gebruiken, waarbij een licensie 5000 USD kost.
Voor mij te veel aangezien we weinig doen met digital design in VHDL.
Ik vroeg me af of iemand eenvoudig simulatie software weet waarbij je geen beperkingen hebt zoals maximum waveforms of maximum simulation time.
Het liefst gratis software, maar wij zijn niet beroerd om wat budget vrij te maken hiervoor. Echter 5000 USD gaat mij te ver!!!
Dus als iemand mij verder zou kunnen helpen met mogelijkheden.
Het liefst gebruik ik een Altera of Xilinx device met de daarbij behorende software omdat je daarmee alles kunt doen, maar hellaas ben ik verbonden met een Lattice device.
Nog even een andere vraag:Is het verstandig om alleen mijn VHDL code die voor een Lattice device is gemaakt te gaan simuleren met Xilinx of Altera software?
Ik zou zeggen dat dit mogelijk is?
Jochem
If you want to succeed, double your failure rate.
Ehm, Active-HDL 'Lattice Edition' wordt bijgeleverd toch?
En wat heeft Xilinx of Atera voor simulatie-software waarin jij je VHDL voor een Lattice-device wilt gaan testen? Ik gok dat dat ook iets in de richting van een ModelSim of Active-HDL variant is. Niet specifiek voor een device dus, alswel een versie (/licentie) met beperkingen.
Ik weet niet welke MachXO je gebruikt, maar zoveel peripherals zitten er niet in, en zo wel dan heb je doorgaans libraries voor de simulatie. Een simulatie zou dus best in simulatie-software die meegeleverd is door andere fabrikanten moeten kunnen.
Maar nogmaals, volgens mij krijg je Active-HDL standaard met ISPlever door Lattice geleverd.
Wat Active HDL betreft:Je krijgt van lattice een 20 dagen evaluatie license en voor verdere gebruik mage je 1000 USD per jaar neertellen voor een licencttie!
In andere woorden Lattice levert voor zover ik weet geen simulatie software bij hun pakket.
Althans ik ben nog niks tegengekomen, misschien dat er ervaren gebruikers zijn die zeggen dat het wel zo is.
Verder heb ik weinig ervaring met Altera of xilinx maar ik dacht gezien te hebben dat je heel eenvoudig een testbench kon creeeren en wat timing kon weergeven?
Echter ben ik voorzichtig met uitspraken hierover want ik heb deze software pakketten bijna niet gebruikt.
Ik denk dat er genoeg gebruikers zijn opd eze forum die hier meer over weten danik.
Verder is Active HDL een mooi pakket maar voor ons veel te uitgebreid, onze design betreft momenteel een dual port ram en wat eenvoudige logica.
Dus simulatie hoeft maar heel simpel te zijn.
Dua als iemand een idee heeft hoor ik het graag.
Overigens is het modelsim pakket wel leuk en aardig maar ik verwacht dat hier ook wel een flinke prijs kaartje aan hangt?
Jochem
If you want to succeed, double your failure rate.
Tja, voor niks gaat de zon op. Ik vind 1000 dollar voor een jaar nog niet eens zo heel idioot als je ziet wat je ervoor krijgt. Mixed language support en alles. Active-HDL staat toch best wel hoog aangeschreven.
Begrijp me niet verkeerd, ik vind het Active HDL pakket wel een hele mooie pakket.
Maar wij gebruiken deze tool misschien 1 maand per jaar, en dan vind ik de prijs nogal veel.
Vandaar mijn vraag weet iemand andere opties?
Verder wil alleen mijn VHDL code simuleren het hoeft niet gekoppeld te zijn aan mijn device.
Propogation delay times etc kan ik wel aardig uit de datasheet halen.
flipflop
"We cannot solve our problems with the same thinking we used when we created them" - Albert Einstein
Als je het Xilinx Webpack installeert, kun je daarbij ook een gratis Modelsim versie gebruiken. Die simuleert uiteraard alle VHDL of Verilog. Maakt niet uit voor welk device je het gemaakt hebt. VHDL is VHDL. Die gratis Modelsim is uiteraard wel gelimiteerd in snelheid en ik geloof ook in aantal regels code.
Dan kun je nog een simpele, betaalde versie van Modelsim kopen. Die is ook niet zo duur, maar aan $1000,- zit je al gauw. Ik geloof dat die alleen nog in snelheid gelimiteerd is, maar daar heb je niet zoveel last van als je van Lattice afkomt.
PS, als je nette code hebt, hoef je helemaal niet met timing te simuleren voor FPGAs. Je synthese meldt je later wel of timing haalbaar is.
free_electron
Silicon Member
Professioneel ElectronenTemmer - siliconvalleygarage.com - De voltooid verleden tijd van 'halfgeleider' is 'zand' ... US 8,032,693 / US 7,714,746 / US 7,355,303 / US 7,098,557 / US 6,762,632 / EP 1804159 - Real programmers write Hex into ROM
veritak. 50 dollar en 30 dagen gratis versie.
en ander sinderdaad de modelsim gebruiken die bij altera of xilinx zit.
Tommyboy
Zo goed als het vroeger was, is het nooit geweest.
Je kan ook een studentenlicentie van Modelsim aanvragen, is ook gratis. Hoe het dan precies zit kwa limitering, weet ik niet.
flipflop
"We cannot solve our problems with the same thinking we used when we created them" - Albert Einstein
Dat is vast ook niet de full-blown versie. En ik denk ook niet dat een studentenversie legaal is in een bedrijf, ook niet als je m "maar" 1 maand per jaar gebruikt. Trouwens, TS, 1 maand/jaar is toch niet echt weinig of zo?
Jochem
If you want to succeed, double your failure rate.
Tja, als je als bedrijf met een student-licentie gaat werken, kun je net zo goed de emule-licentie gebruiken.. Dat mag gewoon (allebei) niet.