Ik vroeg me af of het mogelijk is om floating point operaties te doen met een xilinx XC9572X CPLD. Op de site van xilinx staan er alleen FPGA's op het supported lijstje:
http://www.xilinx.com/products/ipcenter/FLOATING_PT.htm
Is het echt niet mogelijk op een CPLD?
Squant
A byte walks into a bar and orders a pint. Bartender asks him "What's wrong?" Byte says "Parity error." Bartender nods and says "Yeah, I thought you looked a bit off."
Een 9572 heeft maar 72 cellen (1 flip flop met een min of meer 3 input LUT). Die zijn meer bedoeld om een boel 74XX logica te vervangen of de standaard PAL/GAL.
Je moet echt FPGA's hebben met wat ingebouwde multipliers (Zie spartan 3 serie).
Ok, moet geen probleem zijn. Ik dacht aan de Spartan-3E en een XCF01SVOG20C PROM, aavrs.nl heeft die.
Alleen is me niet helemaal duidelijk hoe dat geheugen samenwerkt met de fpga. Kijkt die fpga automatisch naar een geheugen die er misschien aan hangt, om daar vervolgens de program code uit te halen?
Squant
A byte walks into a bar and orders a pint. Bartender asks him "What's wrong?" Byte says "Parity error." Bartender nods and says "Yeah, I thought you looked a bit off."
Op 6 mei 2009 17:05:56 schreef Tjeerdy:
Ok, moet geen probleem zijn. Ik dacht aan de Spartan-3E en een XCF01SVOG20C PROM, aavrs.nl heeft die.Alleen is me niet helemaal duidelijk hoe dat geheugen samenwerkt met de fpga. Kijkt die fpga automatisch naar een geheugen die er misschien aan hangt, om daar vervolgens de program code uit te halen?
Inderdaad, de FPGA laadt een bitstream uit een configuratie flash. Als deze geldig is start hij op. Zie even de application notes van xilinx hoe dat in zijn werk gaat. Je moet de correcte modus instellen met behulp van de M0,1,2 pinnen. De Done pin geeft aan of alles goed is gegaan.