Hoi iedereen,
Zoals het onderwerp al aangeeft wil ik graag de transadmittance factor van een JFET bepalen.
Hiervoor gebruik ik het equivalente schema van de JFET:
De transadmittance factor wordt bepaald door: 1/B = iout / vin |vout=0
Dus voor het bepalen van de transadmittance factor wordt de output kortgesloten en wordt het equivalent model van de JFET gegeven door:
De bijbehorende stromen worden gegeven door:
iout=i1+i2
iin=i3-i2
i1=vG*gm
i2=-vG*Cgd*s
i3=vG*Cgs*s
vin=vG
Dus de transadmittantie factor: 1/B = gm-Cgd*s
Graag zou ik hierop enige feedback willen krijgen. Heb ik de transadmittance factor op de juiste manier berekent??
Alvast bedankt voor de reacties!
Gr. CMOS
Ik mis in je equivalente schema nog de gate resistance Rg, de weerstand tussen G en het knooppunt van Cgd en Cgs. Die zorgt voor een laagdoorlaat actie in combinatie met Cgd en Cgs waardoor de transadmittance gaat afnemen vanaf een bepaalde frequentie. De formule is dan:
(gm - s*Cgd) / (1 + s*(Cgs + Cgd)*Rg)
Stel je Rg = 0 dan bekom je wat jij al had. Maar dan kan je niet de stap verder zetten (wat wellicht de bedoeling is van deze oefening) en de cut-off frequentie bepalen:
1 / (2*pi*(Cgs + Cgd)*Rg)
Zie ook: Electronic Circuits, Tietze & Schenk 2nd edition, pag 219.
In de praktijk wordt deze frequentie opgegeven in de datasheet (kijk bv eens in deze http://www.onsemi.com/pub_link/Collateral/BF256A-D.PDF bij 'SMALL SIGNAL CHARACTERISTICS').
Hoi Omicron!
Dank je voor je aandacht! Interessant wat je zegt; ik weet dat er een Rg zit, maar deze is vaak zo groot dat de stroom door deze weerstand vaak genegeerd wordt.
In het klein-signaal equivalent schema worden wel vaak de gate-drain (Rgd) en de gate-source (Rgs) weerstanden opgenomen. Maar aangezien deze ook erg groot zijn (>10Mohm) en de source (Rs) en drain (Rd) weerstanden erg klein zijn (<100ohm) worden deze vaak genegeerd. (voor hand calculaties). De source-drain weerstand kan belangrijk zijn, dit hangt af van de externe drain weerstand.
De Rg wordt toch voornamelijk gebruikt bij de DC biasing? Om de juiste operatie point te bepalen zodat de voltage swing maximaal bij de drain. Daarnaast is deze gate resistor zo rond de 1Mohm, waardoor (zelfs met een gate leakage current van 1nA) de DC voltage over Rg maar 1mV is. (dus wordt ook vaak genegeerd)
Deze weerstand Rg zorgt alleen voor de dc connectie en hoge ingangsweerstand.
Ben je het hiermee eens? Of vind je voor de volledigheid, dat Rg wel mee genomen moet worden in het klein-signaal schema? En zoja, de Rgd en Rgs ook?
Ben benieuwd naar je reactie.
Met Rg bedoel ik niet de externe bias weerstand. Rg is de "spreading resistance" van de gate. De weerstand van het gate materiaal, de aansluitdraadjes etc. Een parameter van de FET dus. Je kan die in serie met de gate aansluiting indenken.
Rg is klein (0.1..10 ohm). Als je het ac gedrag van gm wenst te onderzoeken dan kan je die niet verwaarlozen vermits de impedantie van de condensatoren ook zeer klein wordt bij hoge frequenties. Samen met Rg vormen die een laagdoorlaatfilter.
Met je vereenvoudigd model kan je de cut-off frequentie van de FET niet verklaren. Je gm gaat gewoon naar min oneindig. Een beetje raar toch? In werkelijkheid heb je iets dat pas begint te dalen bij de cut off frequentie en niet verder daalt dan een zeker minimum.