Performance Summary
Min. Clock Period 7.300 ns.
Max. Clock Frequency (fSYSTEM) 136.986 MHz.
Limited by Cycle Time for CLK
Clock to Setup (tCYC) 7.300 ns.
Setup to Clock at the Pad (tSU) 5.200 ns.
Clock Pad to Output Pad Delay (tCO) 8.800 ns.
Als Xilinx timing analysis dit zegt, wil dat dan zeggen dat het ontwerp tot 136MHz werkt?
stecj366
Sonar is meer dan Ping...
Ja, je design zal met zekerheid werken tot 136MHz (als je het zelfde device, met goede voedingen in de juiste temperatuurrange gebruikt).