Minimale "universele" print spoor breedte.

Of het allemaal nodig is weet ik niet, maar zeker voor voedingssporen in digitale schakelingen (ik doe nooit geen analoog) kies ik bredere sporen, 0.5mm ofsoms zelfs 1mm met de nodige ontkoppeling. Voor sporen , en ja daar zal ik best ouderwets in zijn vind ik 6mil wel wat te iebelig en heb ik nog nooit nodig gehad. 10mil is wel het dunste wat ik gebruik. Wat ik wel gebruik zijn kleinere VIA's waardoor sporen op 20mil of 25 mil naast elkaar kunnen liggen. Op wat eenvoudigere printen (iets rond een ATMEGA328 of zo) gebruik ik zelfs 16 mil. En 6 mil zal best niet te kwetsbaar zijn maar ik ga het ook niet opzoeken. Want andersom geredeneerd, waarom zou je op 6mil gaan zitten als t met 16 kan ?. Zal qua "is het nodig, of kan het" ook wel met persoonlijke voorkeur (leeftijd?) te maken hebben, en BGA dingen waar 6mil misschien wel noodzaak is doe ik niet.

[Bericht gewijzigd door bprosman op donderdag 26 maart 2026 07:05:41 (23%)]

De meeste chinezen geven inderdaad 150um op als minimale spoorbreedte en spoorafstand, en 200um als "preferred". Als je de ruimte hebt (en dat zal met TH altijd wel zo zijn) is 200um prima. 125 um en zelfs 100um zal de meesten chinezen ook wel lukken zonder grote problemen.

Veel critischer in mijn ervaring is de minimale annular ring (hoeveel koper er om een gat heen zit). Omdat de relatieve positionering van de gaten t.o.v. de print(sporen) veel lastiger is, moet je daar vaak wel 200um aanhouden.

Dan nog heb je met een gat van 250um (iets groter dan het minimum van 200um met een 1:8 aspect ratio op 1.6mm printdikte) een via van 650um doorsnede.

Breder gebruik ik alleen als de stroom het vereist. En via's doe ik liever meer vias dan grotere via's.

De andere kant op: waarom zou je het zo dun maken? Als daar een goede reden voor is... prima.
Ik doe standaard 12mil. Tenzij het echt klein gruis is en dat echt niet leuk meer wordt. Wanneer je onder een BGA weg moet komen kan ruimte soms echt wel schaars zijn.
Die parasitaire capaciteit... Dat speelt een rol bij hoge frequenties (zo je wilt: steile flanken). Tot zeg 20MHz (digitaal) denk ik daar doorgaans niet echt over na - wellicht dat het anders is als je een 'pizza bord' aan het maken bent. Uiteraard speelt lengte ook een rol.

Die restrings zijn in zoverre niet zo heel spannend dat 'alles' tegenwoordig dubbelzijdig is en doorgemetaliseerd wordt. Er blijft per saldo genoeg vlees over zeg maar.

Tenslotte: je kunt die PCB boer wel 'pushen' om tot hun limiet te gaan. En soms is dat nodig omdat je het anders niet passend krijgt. Maar als het niet nodig is... waarom zou je dan? Vaak wordt het electrisch getest. De uitval betaalt die Chinees echt niet uit eigen zak hoor.

Ah, die annular ring (was al bekend met het begrip).
Aisler (b.v) omschrijft het heel moeilijk:

For economic manufacturing of simpler boards, we may increase the drill size up to a diameter of 0.45 mm. An annular ring of 175 µm is required, and the absolute minimum to compensate for the larger drill. Wherever possible, a minimal annular ring of 200 µm must be used.

https://community.aisler.net/t/2-layer-1-6-mm-35-m-hasl-design-rules/3…

Als je verschillende PCB fabrikanten met elkaar vergelijkt dan is het ook lang niet altijd duidelijk of wat ze opgeveven het "absolute minimum" is, of de "comfortabele waarde zonder produktie problemen". Andere geven een getal voor bijde (en vaak is het dan die 0.15mm / 0.2mm)

@EricP. 12mil, das 300um en dat is toch wel een groot verschil met 200um. Zeker als er een bosje sporen naast elkaar komen te liggen (Fanout van uC o.i.d) telt dat best wel op. Ik ben nu met LQFP100 bezig, om te kijken of het op mijn print past. En "pushen om tot hun limiet te gaan" is juist **NIET** de bedoeling. Het gaat mij juist om een minimale waarde die nog gemakkelijk en betrouwbaar te produceren is.

Wat paracitaire capaciteit betreft. Blijkbaar is het vrij belangrijk. Ik heb eens een demo gezien van een altium cursus waar ze een standaard (officieel) arduino bordje hadden, en een waar ze alleen de spoorbreedte hadden versmald. En bij EMI metingen was het verschil best groot (Bijde printjes "werkten" wel).

Voeding sporen maak ik ook altijd breed (en massa vlak waar nodig / mogenlijk). Zelfs als het niet echt noodzakelijk is (200um kan ook al 700mA hebben) is het bij reparatie al gewoon handig om aan de brede sporen te zien waar de voeding zit.

Een LQFP 100 maakt het inderdaad wat gecompliceerder - in dezelfde hoek als wat ik van een BGA-ding beschreef, alleen wat minder erg

Die spoorbreedte voor een Arduino vind ik eigenlijk best spannend. Ik ben dan wel benieuwd wat het ding aan het doen was en wat voor een processor er op zit. Immers, als dat een AVR is, dan is normaal alleen de clock 'snel'. En die zit normaal heel dicht op de μC (als in: erg kort tov. de bij de frequentie behorende golflengte, zelfs volgens Fourier, en dus een slechte antenne). Wat jij beschrijft is in mijn optiek overigens niet 'parasitaire capaciteit'. Eerder 'antenne gedrag' (in plat Nederlands ).

Sinds jaar en dag (nou ja, de laatste 20 jaar) is mijn standaard spoorbreedte voor SMD 150µ op een raster van 150µ, met via's van 600µ en een minimum annular ring van 150µ; daar heb ik in 100⁺ designs van 2 tot 12 lagen geen problemen mee gehad (behalve 1x bij een zeer sloppy printboer die 4 lagen niet correct gepositioneerd kreeg).
Alleen onder sommige BGA's moest ik naar een kleiner raster.
Sporen worden breder naarmate er meer stroom doorheen moet, tot aan 5mm toe; via's worden uitgerekend op de hoeveelheid koper: boor diameter = spoorbreedte*1.5 / π, naar beneden afgerond op de eerstvolgende standaard maat maar nooit kleiner dan 300µ.
Ik extreme gevallen worden meerdere kleinere via's ingezet in plaats van 1 grote, dat heeft grotere betrouwbaarheid en lagere impedantie tot gevolg.

De laatste jaren doe ik ook veel THT, daar gebruik ik vaak een imperial grid van 12.5mil met sporen van 10mil (dan kunnen er 2 tussen de pootjes van een DIL IC door) met 25 of 50mil voor de voeding; de via's zijn dan vaak nog mijn default 600/300µ.

Parasitaire capaciteit is voor dit soort smalle sporen nauwelijks interessant, dat zijn eerder femto- als picoFarads.
Als signalen echt snel zijn (100⁺ MHz) kan de trace impedantie van belang worden, dan is de breedte in combinatie met de opbouw van de lagen ècht van belang en kan dan een afwijkende spoorbreedte noodzakelijk maken (maar dat is een heel andere Pandora-doos)...

annular ring

Bestaan er ook niét-ringvormige ringen?

Veel van de nieuwere componenten dwingen je tot dunnere sporen.
Bij een 0.4mm pitch microcontroller (redelijk normaal) moet je een spoorbreedte hebben die beduidend minder is dan dat...

Op donderdag 26 maart 2026 09:06:10 schreef Frederick E. Terman:
[...]

Bestaan er ook niét-ringvormige ringen?

Ja...

Die noemt men nog steeds 'ring', maar wel 'squared annular ring'...

Op donderdag 26 maart 2026 08:06:37 schreef Kortsluiting_Online:
Ik heb eens een demo gezien van een altium cursus waar ze een standaard (officieel) arduino bordje hadden, en een waar ze alleen de spoorbreedte hadden versmald. En bij EMI metingen was het verschil best groot (Bijde printjes "werkten" wel).

Neem het niet persoonlijk, ik geloof absoluut dat je hier oprecht je herrinnering deelt, maar bij zo'n claim gaan al mijn nekharen overeind staan.

- Een los arduino-bord is geen eindproduct. Er moet IO en voeding bij voordat het iets kan. En alleen de EMI van het eindproduct is interessant. En iedereen die weleens aan een stekkervoeding EMI gemeten heeft weet dat die voeding veel "interessanter" is dan een microprocessor-schakeling.
- "Best groot" is een vaag quantitatief begrip. Bij EMI metingen is er maar 1 ding belangrijk: Voldoe je aan de norm. Of je er nu 10dB of 20dB onder zit maakt geen hond uit (tenzij je hele specifieke toepassingen hebt). Hooguit dat je me 20dB marge teveel moeite in je EMI gestoken hebt.

Ik geloof het wel hoor, de impedantie van een spoor neemt toe naarmate het smaller wordt, dus wellicht word de efficientie als antenne iets beter... Maar ik heb nog nooit het advies gezien om voor betere EMI performace de sporen breder te maken. Wel korter, kleinere lus met ground, afsluiting aan het einde etc.

/Einde rant, prettige dag nog allemaal

Officieel moet je van je fabriek te horen krijgen wat de minimale spoorbreedte is die je mag gebruiken.

Ik gebruik JLCPCB en volgens mij geven die "6mil" op. (0.15mm is dan formeel NET te klein! ).

Omdat ik toch niet super-compacte dingen maak, heb ik er zelf voor gekozen om zo veel mogelijk mij aan de "8 mil" regels te houden. Maar zoals Arco al zegt: Dat kan niet als je een 0.4mm pitch chip gebruikt.

Ik denk dat ik nu gewoon naar 0.2mm design rules ga nu ik met kicad werk. Maar veel van m'n bestaande spul komt net niet door die designrules volgens kicad.

Bijna elke PCB fab heeft hun eigen regels wel op de website staan. Dat is niet waar het hier om gaat.

De laatste dagen heb ik wat rond gesnuffeld. Er zijn best veel bedrijven die 150um als minimum aangeven (voor de goedkoopste variant), maar er zijn er ook redelijk veel die aanraden om 200um te gebruiken. Hogere resolutie kan, maar dan moet je vaak wat bij betalen. Bij 4-lagen of meer zit dit al bij de prijs inbegrepen. Het is niet alleen de extra koper en bewerkings stappen die multi-layer PCB's duurder maken.

"2% Afrondings fouten" bij omrekenen (8mil = 203.2um, geen 200um) zijn niet relevant. De grenswaarde wordt niet door de Gerber plotter bepaald, maar door het ets proces en de hele afhandeling daar omheen. Ik was nieuwschierig of de gerber plotter zelf Metrisch of "Imperial" is. Ucamco is een (grote) frabrikant van gerber plotters. Hun "goedkoopste" machine is de silverwriter 8850. Volgens de specificaties doet deze machine 6350ppi of 25400ppi En dat is precies 4um of 1um. De machine werkt dus op een metrisch raster.

https://www.ucamco.com/files/downloads/file_en/471/silverwriter-8850-h…

JLCpcb is een opvallende uitschieter en volgens hun website hebben ze een hogere (standaard) resolutie dan anderen:

1- and 2-layer: 0.10 / 0.10 mm (4 / 4 mil)
Multilayer: 0.09 / 0.09 mm (3.5 / 3.5 mil). 3 mil is acceptable in BGA fan-outs.

https://jlcpcb.com/capabilities/pcb-capabilities

Maar ook bij PCBway kun je 4/4 mil ( 0.1mm ) invoeren zonder dat de produktie kosten omhoog gaan.

Ik heb ook op andere forums rond gekeken naar oude discussies. 150 um word dan aangeduid als "kan meestal wel" en 200um is "gemakkelijk / betrouwbaar".

Aisler, Elecrow, PCB Way en VDR Electronics (NL) raden allemaal aan niet dunner te gaan dan 200um. (En geven soms 150um als abolute grens aan).

Wat spoor breedte ben ik er nu wel van overtuigd dat 200um (met ook 200um isolatie) zonder produktie moeilijkheden (die de prijs opdrijven) gemaakt kan worden door (bijna) elke Printen frabrikant. Het is ook de standaard waarde in KiCad. Ik heb geen enkele printen fabrikant gezien die bredere sporen aanraadt, of bredere sporen goedkoper kan. Iets van de helft van de printen boeren kan 150um zonder problemen doen, en nauwkeuriger kan, maar dan moet je bijbetalen. Als je dus 150um (of dunner) wilt, moet je goed in de specificaties van je printenboer kijken.

Boren is een ander aspect. 0.3mm wordt bijna altijd als minimum gehanteerd, en zonder voorbehoud dat dikkere boren minder vaak zouden breken ofzo. Annular ring (Nee, geen anale ring) is wat moeilijker. 200um wordt een aantal keer als minimum opgegeven. (Sommigen gaan dunner). Dit is gedeeltelijk i.v.m. positionereings nauwkeurigheid van de boor. Maar ook omdat het gat vaak groter geboord wordt, zodat het na de metallisatie de opgegeven diameter heeft. De "Drill diameter" die je op geeft, is dus niet altijd de diameter van de boor die gebruikt wordt. Standaard instelling van KiCad is 0.3mm boren voor vias en een pad diameter van 0.6mm Annular ring wordt dan 150 um en dat is aan de krappe kant.

'Aspect' is de juiste term: het gaat om de verhouding boordiameter/printdikte. Boven een bepaalde verhouding (1:6 ofzo) gaat het aantal gebroken boortjes dramatisch omhoog omdat de spanen niet tijdig kunnen worden afgevoerd.
Dat is dan wel weer te behelpen door tussentijds de boor omhoog te halen om de spanen te lossen, of door de Z-snelheid aan te passen. Maar dat kost dan weer (veel) meer machinetijd...

Als de printbakker volledig is in zijn informatie geeft-ie op of de gatdiameter de boordiameter of de afmeting van het uiteindelijke gat (na electrolyse) is.

De 'kopernauwkeurigheid' wordt niet alleen door het etsen maar ook door het aangroeien bepaald: vaak beginnen ze met een paar micron koper en groeien de gewenste dikte selectief electrolytisch aan, daarna wordt gewoon alles geëtst tot de gewenste dikte (is sneller klaar met etsen en er blijft niet zoveel koper in het bad achter).
Vandaar dat bij dikker koper (sommigen gaan zelfs tot 140 micron) de minimale spoorbreedte maar vooral ook de minimale tussenruimte (clearance) groter wordt en de prijs flink stijgt: er blijkft meer koper in het etsbad achter.

Op vrijdag 27 maart 2026 20:58:42 schreef Kortsluiting_Online:
Maar ook omdat het gat vaak groter geboord wordt, zodat het na de metallisatie de opgegeven diameter heeft. De "Drill diameter" die je op geeft, is dus niet altijd de diameter van de boor die gebruikt wordt.

Meest gebruikelijke is volgens mij dat voor plated holes (dus gaten met koper) de diameter de uiteindelijke gat-diameter is, (en de boor dus groter), en voor NPTH de boordiameter gewoon de opgegeven diameter (en dus waarschijnlijke ook de uiteindelijke gat-diameter)

Soms willen fabrikanten nog wel eens besluiten dat hele kleine gaten (bijv 0.3mm) via's zijn, en dus ook kleiner mogen zijn. En zeg nou zelf, wie heeft ooit de diameter van de via's nagemeten?

Op vrijdag 27 maart 2026 21:48:31 schreef fatbeard:
Vandaar dat bij dikker koper (sommigen gaan zelfs tot 140 micron) de minimale spoorbreedte maar vooral ook de minimale tussenruimte (clearance) groter wordt en de prijs flink stijgt: er blijkft meer koper in het etsbad achter.

Maak maar eens een schaaltekening van de doorsnede van 150um spoor met 140um dik koper. Dat gaat niet werken, dat valt om.

Iets soortgelijks speelt met de minimale overlap (meestal 50um) die soldermask (20um dik) moet hebben over koper heen. Te weinig en de soldermask valt gewoon van het koper af.
En omdat de positionering van het soldermask t.o.v. de koperlagen tolerantie heeft (50um) moet het ook 50um van het koper afblijven. En kun je bij de extreme fine-pitch componenten geen soldermask tussen de pinenn krijgen. En zijn ze dus lastiger te solderen.

Ja, fatbeard heeft gelijk, bij boren gaat het om de "aspect ratio". Ik ging uit van een standaard dikte van 1.6mm voor de print. kleine maar diepe gaten zijn moeilijker, en daardoor duurder. Maar ik heb ook filmpjes gezien waar 3 printen op elkaar worden gelegd, dan gaat er nog een (dunne) plaat aluminium overheen om bramen aan de bovenkant te voorkomen, en die stapel (dus ong. 5mm dik) gaat dan in 1x de boormachine in en boort dan met 4 spindels naast elkaar en de spindels gaan ong. 3x per seconde op en neer. Dus da's gemiddeld 3*4*3 = 36 gaten per seconde. Een Velleman Euro experimenteer printje heeft ongeveer >>> (150/4) * (95/4) = 890 gaten en daarmee een boor produktie tijd van 25 seconden.

Koper uit ets baden wordt gerecycled. Niet alleen omdat koper duur is, maar ook omdat uitgewerkt etsmiddel nogal giftig is. Opgeloste koper verbindingen zijn veel schadelijker dan het schone ets zuur. Of dat proces geld oplevert of dat er geld bij moet weet ik niet.

"1 oz" is geloof ik een australier per vierkante meter, en nadat die uitgedroogd is, is hij blijkbaar 34 (afgerond 35) um dik. Deze fabrikant: https://www.raypcb.com/20-oz-copper-pcb/ maakt printen met 20oz (700um) koper er op. Dan moet er wel 2mm (Meh, 1.96) ruimte tussen de banen zitten. Ziet er best indrukwekkend uit. Printen voor blinden en slechtzienden, maar een DIP ICtje gaat niet meer passen.

Op vrijdag 27 maart 2026 23:45:48 schreef Kortsluiting_Online:
Koper uit ets baden wordt gerecycled. Niet alleen omdat koper duur is, maar ook omdat uitgewerkt etsmiddel nogal giftig is. Opgeloste koper verbindingen zijn veel schadelijker dan het schone ets zuur. Of dat proces geld oplevert of dat er geld bij moet weet ik niet.

Daar moet geld bij. Daarom ook de procestechniek waarbij de sporen op een dunne basislaag (1um) elektrolytisch worden opgegroeid, waarna alleen nog een stukje van 1u ge-ets hoeft te worden.

In het verleden werd dit ook opgelost door ongebruikte stukken print met wiebertjes of een ander patroon toch met (onaangesloten) koper te vullen. Dan hoefde er minder koper af, en hield je minder giftig afval over.

Een 10x10cm print met 50% koperdekking, 2 lagen 35um heeft 3 gram koper. Tegen de huidige koperprijs 3,6 cent. Dat is dus zelfs voor JLPCB een fractie van de kosten.

Op vrijdag 27 maart 2026 08:51:25 schreef blurp:
[...rantreductie...]Een los arduino-bord is geen eindproduct. Er moet IO en voeding bij voordat het iets kan. En alleen de EMI van het eindproduct is interessant. En iedereen die weleens aan een stekkervoeding EMI gemeten heeft weet dat die voeding veel "interessanter" is dan een microprocessor-schakeling.

Klopt zeker!

Veel van de EMC probleem die ik oplos komen niet alleen door de PCB (is wel belangrijk) maar door het hele systeem waar die PCB slechts een onderdeel van is. Alles telt mee, kabels, afscherming.

Als je PCB niet stoort kun je wat relaxter met behuizing en kabels omgaan. Maar je kunt ook iets wat flink staat te genereren toch stil (genoeg) krijgen door juiste afscherming.

En die adapters, die zijn inderdaad een ramp.

Even terug naar de PCB: een breed spoor heeft minder inductie. Dat kan zeker meetellen voor EMC. En het breedste spoor mogelijk is gewoon een volledig GND plane. Dat is dus zeer laag-impedant voor EMC, ideaal. En dan de signalen op de volgende laag waardoor er weinig afstand is tussen de signalen en het GND vlak geven weinig inductie. Ook perfect.

En ben niet bang voor ground-loops. Ground loops zijn goed, ze gaan de oorzaak van de stromen tegen en verminderen EMC velden. Het probleem is niet de loop maar dat je de GND als signaal gebruikt. Dan loopt die netjes omgeleide EMC door een signaal leiding. Een afgeschermde kabel met de afscherming als nul is overal gebruikt maar in feit een minder goed idee. Afgeschermd twisted pair is beter (zie USB en Ethernet kabel). Probeer je nul niet de afscherming te laten zijn.

[Bericht gewijzigd door Hoeben op zaterdag 28 maart 2026 12:06:39 (33%)]