Klasse D versterkers

"expert", een jaar geleden wist ik niet eens hoe een transistor intern werkte dus "hobbyist" meer op z'n plaats ik heb een één of andere alles weet drang

Dat ken ik, het ergste is dat daarbij dan vaak nog een 'ik weet alles beter drang' komt, waar we ook allebei zo nu en dan een beetje last hebben.

[Bericht gewijzigd door zweetvoetje op vrijdag 30 juli 2004 15:54:28 ]

Ik heb geen problemen mee dat iemand het beter weet, als ze beter zijn zijn ze beter, mij een zorg is maar een hobby (en ik ben er dan nog lui in ook, heb genoeg materiaal die ik nooit gebruik enzo...) maar ik heb wel problemen mee met mensen die doen alsof ze het beter weten maar waar het niet zo is...

ik was je gewoon aan het testen... niks mis mee toch ?

Op 28 juli 2004 22:09:17 schreef Freddy:
Wat gaat er mis bij die schakelbrug? (bedoel je hier de vermogenstrap mee ?)

Precies de vermogenstrap...
Tot dusver heb ik twee soorten vervorming waargenomen.

- "dode tijdvervorming", deze ontstaat doordat je de onderste en bovenste FET niet beiden tegelijk kan openzetten, behalve dan op straffe van het overlijden van 1 of meerdere FET's en eventueel je FET driver.
In de tijd dat beide FET's uit geleiding zijn zal de stroom door je LC-filter gewoon blijven lopen, echter door de body-dioden van je FET's.
Ik heb geconstateerd dat als je deze tijd kleiner neemt, eveneens je vervorming sterk afneemt.

Een tweede vorm van vervorming is gerelateerd aan de AC stroom door het filter, Zelfs bij geen (LF) spanning over de load (theoretische duty-cycle van 50%) loopt er wel een stroom door je filter nl. via de capaciteit over de load.
Deze lijkt veel vervorming te geven zodra de LF stroom in de buurt komt of lager is dan de RF stroom.
Zo rond de "nuldoorgangen" van je signaal.
Wat je ziet is dat bij een gelijke filterdimensionering en een verdubbeling van de schakelfrequentie een halvering van je vervorming optreedt.

Bij veel verdere verhoging van de schakelfrequentie treedt weer een toename op als gevolg van de dode tijd vervorming.
Deze lijkt dan weer dominant te worden.
Bovenstaande zaken zijn waarnemingen en daarbij behorende speculaties, ik wil eigenlijk de boel nog simuleren in SPICE.
Door de snelle stijgtijden is het overigens ook best wel lastig meten aan zo'n schakeling

Die parasitaire diode van een MOSFET is zeer traag. Wil je snel schakelen dan is het zaak deze buiten werking te stellen. Als je de schakeling http://home.hetnet.nl/~f-alf/3-fasen-115V-400Hz.html hebt gezien, zie je hoe ik de parasitaire diode's heb uitgeschakeld. Twee diode's om te zorgen dat de stroomrichting slechts in één richting door de MOSFET kan lopen. En twee diode's om de stroom toch via de voedingsspanning te laten afvloeien. Deze vier diode's zijn een stuk sneller dan de parasitaire diode's.

De HF rimpelstroom door de spoel en rimpelspanning op de uitgangscondensator is rond de nulpunten inderdaad groter dan bij grotere positieve of negatieve uitgangsspanningen.
Bij een duty-cycle van 50 % is de uitgangsspanning 0 V en staat de volledige AC spanning van de half-bridge over de spoel. Dit resulteerd in een maximum rimpelstroom door de spoel, met als gevolg een grote rimpelspanning op de filtercondensator.
Het andere uiterste als de duty-cycle 100 % (of 0 %) is. De uitgangsspanning is nu gelijk aan de positieve voedingsspanning. Er staat dus geen spanning over de spoel en diengevolge kan er dus ook geen rimpelstroom ontstaan. Dus ook geen rimpelspanning over de uitgangscondensator.

Bij een duty-cycle van 85 % (of 15 %) is de rimpelstroom door de spoel altijd nog de helft van dat bij 50 %. Ik bereken de het filter zodanig dat bij een duty-cycle van 50 % de rimpel nog acceptabel is.
Die HF rimpel neem je die waar als vervorming of is het alleen meetbaar?

Over welke orde grootte van stijgtijden praten we? Ik heb verder geen problemen om deze te meten. Een goed scoopje is het halve werk .

Ik heb nog even wat sommetjes gemaakt.

Hier zie je de rimpelstroom en rimpelspanning als funktie van de duty-cycle. De parameters zijn gegist, maar het gaat om het principe. Symmetrische voedingsspanning ±60 V, schakelfrequentie 200 kHz, filterfrequentie 25 kHz. Met deze configuratie heb je een maximale rimpelspanning van 2,34 V. Dit is inderdaad aardig wat. Maar omdat dit hoogfrequent is en tien maal hoger ligt dan de grensfrequentie, vraag ik me af of dit hoorbaar is.

Ter vergelijking mijn uitgangsfilter: L=1,5 mH, C=2,2 µH, fg=2,77 kHz, schakelfrequentie 100 kHz en voedingsspanning ±210 V. De maximum rimpelstroom is 0,7 A, en de maximum rimpelspanning is 0,4 V.

Uhm, is de ESR ook niet van een redelijk belang bij zo een frequentie ik zie die niet in formule

edit:

ow sorry, de capaciteit is vrij klein en spoel vrij groot zal je wel ingedacht hebben...

[Bericht gewijzigd door Evil Aedolon op zaterdag 31 juli 2004 14:55:18 ]

@freddy, allereerst bedankt voor de formules ik zal ze na het weekend eens toepassen, wat voor een spoelen gebruik jij?

Ik gebruik momenteel ETD kernen met een airgap, zodoende kan ik de fluxdichtheid in het kernmateriaal laag houden zodat het filter een minimale bijdrage levert aan de vervorming.

Afgezien van "C=2,2 µH" (sic).
nog eens een mooie topic.

Mijn spoelen wikkel ik ook op ETD spoelvormen. Mijn huidige spoelen zijn gewikkeld op een Ferroxcube ETD34-3C90. De luchtspleet breng ik zelf aan met plaatjes kunststof of papier. Ringkernen van bijvoorbeeld het materiaal 4C65 geven teveel verliezen. Zelfs bij geringe AC fluxdichtheden en DC uitsturing.

Wat zijn de resultaten van jou berekeningen? En heb je deze al kunnen vergelijken met metingen?

Ik doe de komende 2 weken ff niks meer aan mijn versterker, ga lekker op vakantie.
Veel op het strand liggen en lekker bakken in de zon

Als je nu een microcontroller pakt met een AD converter en op die manier het analoge signaal omzet in een pwm signaal, zou dat goed werken?
Ik heb hier nog wel wat fets en fet drivers liggen dus ik zou het wel eens uit willen proberen.

Al kan de resolutie van de AD converter natuurlijk wel een probleem worden.

[Bericht gewijzigd door bobo1on1 op vrijdag 6 augustus 2004 11:35:41 ]

Op 6 augustus 2004 11:33:56 schreef bobo1on1:
Als je nu een microcontroller pakt met een AD converter en op die manier het analoge signaal omzet in een pwm signaal, zou dat goed werken?
Ik heb hier nog wel wat fets en fet drivers liggen dus ik zou het wel eens uit willen proberen.

Al kan de resolutie van de AD converter natuurlijk wel een probleem worden.

Nee, dat gaat niet lukken.
De PWM modulator van een uC is gewoon te traag.
Stel je wilt 16-bits resolutie hebben, bij een PWM frequentie van 100kHz, dan zul je moeten klokken met een frequentie van 6,6GHz.
Das natuurlijk een beetje teveel van het goede, in ieder geval is een digitale modulator geen optie omdat je niet kan tegenkoppelen.
TI maakt wel een geavanceerde digitale modulator, echter hierbij wordt gebruik gemaakt van diverse gepatenteerde technieken om vervorming en ruis zo veel mogelijk te minimaliseren.