Minimum PCB ontwerp specs

bprosman

Golden Member

Hoogstwaarschijnlijk heb ik de vraag ooit eerder gesteld maar over tijd veranderen er ook dingen.

Voor diegenen die wel eens printen (in China) laten maken, welke minimum waarden voelen jullie je nog comfortabel bij ?

Zelf gebruikte ik tot nu toe 16mil als minimum spoor (die kunnen nog precies tussen 2 DIL pennen door).
Standaard VIA's van 0.8/0.4

voedingssporen liefst 2mm

Foorprints toch wel de "Handsolder" versies.

Nu kan (bijvoorbeeld) JLCPCB een stuk beter :

VIA's - 0.25/0.15mm
Sporen - 5 mil

Nu wil ik niet op die ieniemini specs gaan zitten maar ik denk dat 16mil sporen (nu soms 10 mil) wel wat achterhaald is.

De jongere generatie loopt veel te vaak zijn PIC achterna.

Het hangt ook van de gebruikte componenten af en het doel van je print.
Een motor driver zal natuurlijk bredere banen nodig hebben dan een batterij gevoed esp.
Voor veel smd componenten is 16 mil wel behoorlijk. Een TSSOP kan je niet met >12mil netjes routen, past niet.
Ik gebruik meestal 12mil voor voeding, en 8 mil met een clearence van 7mil voor data etc.
Via's 0.3mm voor data en 0.6mm voor de voeding.
Gnd neem ik eigenlijk altijd 2 zijdig een gnd plane.
Elecrow heeft nooit geen problemen geven met deze spec maken.

Een beetje haaks hierop, ik merkte afgelopen jaar dat vooral de "annular ring" van via's in onze ontwerpen een belangrijke beperkende spec was. Een kleiner gaatje gaf een mildere pattern class bij kleinere vias.

Mijn ervaringen met China zijn van te lang geleden. Zelf heb ik zoiets van "als het door de DRC heen komt dan moet het goed zijn", ik maak een ontwerp binnen bepaalde specificaties en doe niet aan extra marges.
Zelfs voor afrondingsfouten blijkt dat niet nodig.

Bij de chinees bestel ik zonder twijfel 150u spoor, 150u spacing.
250u spacing voor vlakken.

200u annular ring, dus met 200u drill een 600u pad voor een via.

Bij een "echte" leverancier (als het meer geld mag kosten en als je vantevoren een offerte, stackup etc onderhandelt) doe ik rustig 100u spoor/spacing, en 150u annular ring.

Dan kun je met twee sporen tussen de ballen/via van een BGA wegkomen.

75u spacing kun je bij goede PCB boeren ook nog krijgen.

Grootste beperking word dan (vind ik) de minimale 50u overlap van het soldermask

benleentje

Golden Member

Dat wat de chinees kan maken zonder dat het me extra geld kost en dat het printspoor ook die stroom aankan. Maar voor gewoon standaard signaal gebruik ik 6 mil want zo staat de eagle 9 standaard ingesteld en de pcb boer kan dat zonder dat het me extra geld kost maken.

Mensen zijn soms net als een gelijkrichter, ze willen graag hun gelijk hebben.

Mijn laatste print had ik besteld in 2014 bij SEEED (Oei, alweer zolang geleden...) en heeft een spoor breedte van 0.25mm

Maar een algemeen antwoord op deze vraag is niet in getallen te geven. Het is simpelweg afhankelijk van je printenboer, en welke specificaties die op zijn website zet. Vaak zijn dit "uiterste grenzen" en is het veiliger om iets grovere strukturen te gebruiken dan wat ze op de website aangeven.

En ook bij 1 printenboer maakt het nog uit. Vaak is er het "budget" segment met 2 lagen printen en een "medium" resolutie, maar wordt ook een proces aangeboden met een hogere resultie (Vaak bij 4 of meer lagen)

Een andere doorslaggevende factor is de koper dikte. Als je dikker koper wilt gebruiken (b.v. voor een motor controller) dan gaat daarme ook de minimale breedte voor de signaal sporen omhoog.

Een spoorbreedte van 0.12mm kan al een stroom verdragen van ong. 500mA Dus stroom capaciteit is geen doorslaggevende factor bij signalen. Over het algemeen zijn dunnere sporen beter voor signalen. Minder capaciteit naar de massa vlakken, en als je de sporen op dezelfde plaats houdt, maar ze dunner maakt, is ook de afstand (en dus capaciteit) tussen de signalen onderling kleiner, dus minder overspraak.

Kruimel

Golden Member

Mijn ontwerpen zijn gewoonlijk vrij conservatief om mee te beginnen, want dan ga ik voor 0,25mm sporen/clearance, en 1mm via's (0,5mm gat, dat laat afhankelijk van de manier dat de printboer meet 0,2 of 0,25mm 'annular ring' toe). Deze maat kan iedereen sowieso maken. Als ik dan tekort kom ga ik voor 0,15mm spoor/isolatie, en soms verklein ik de via's nog naar 0,55mm (0,15mm gat, 0,15mm 'annular ring, 0,1mm boormarge). Tegenwoordig is dat niet of nauwelijks duurder. Ik probeer wel altijd de verkleiningen om de beurten te doen want ruimte maken voor sporen of via's die te klein zijn is veel meer werk dan te grote elementen te verkleinen.

0.15mm gat is best dun voor 1.6mm printdikte (meestal de goedkoopste optie)

Ik probeer de verhouding gat/printdikte boven de 1/8 te houden. Dus minimaal 0.2mm boor bij een standaard 1.6mm dikke stackup.

Kruimel

Golden Member

Het ligt er een beetje aan hoe de getallen geinterpreteerd worden. Sommige fabrikanten rekenen met 'final hole size' en dan is de gebruikte boor (meestal) 0,1mm groter om ruimte te laten voor de koperlaag.

De meeste fabrikanten zullen de gebruikte boor onder een bepaalde maat zelf aanpassen om het te laten passen en is je enige uitdaging om de pads in elk geval groot genoeg te hebben voor een redelijke boordiameter. Als je na het onwerpen van een PCB ontdekt dat alle pads groter moeten baal je, want dan moet je ook opnieuw aan het routeren van de sporen.

Op 18 maart 2023 10:09:52 schreef bprosman:
Standaard VIA's van 0.8/0.4

VIA's - 0.25/0.15mm

Volgens mij meten de genoemde getallen twee verschillende dingen: in je CAD programma voer je meestal pad-diameter en gat-diameter in, en de PCB boer rekent met gat-diameter en 'annular ring'. De pad van JLCPCB wordt volgens mij dan 0,55mm (waar heb ik dat getal eerder gehoord?)

Er zijn wel technologieen met kleinere mogelijke gaten/pads zoals 'laser drillen', maar dan stel je eisen aan hoe diep het gat moet en loop je tegen andere beperkingen aan zoals de 'stackup'. Als hobbyist zou ik de via pad diameter van 0,8mm gewoon met rust laten want je kunt je lelijk branden als je na het tekenen ontdekt dat al je via's net een fractie te klein zijn of je print duurder is dan nodig. Als je dan echt vast loopt kan je op dat moment een kleinere via specificeren en een stap omhoog gaan in technologie.

bprosman

Golden Member

Op 21 maart 2023 11:46:45 schreef Kruimel:
Het ligt er een beetje aan hoe de getallen geinterpreteerd worden. Sommige fabrikanten rekenen met 'final hole size' en dan is de gebruikte boor (meestal) 0,1mm groter om ruimte te laten voor de koperlaag.

De meeste fabrikanten zullen de gebruikte boor onder een bepaalde maat zelf aanpassen om het te laten passen en is je enige uitdaging om de pads in elk geval groot genoeg te hebben voor een redelijke boordiameter. Als je na het onwerpen van een PCB ontdekt dat alle pads groter moeten baal je, want dan moet je ook opnieuw aan het routeren van de sporen.[...][...]Volgens mij meten de genoemde getallen twee verschillende dingen: in je CAD programma voer je meestal pad-diameter en gat-diameter in, en de PCB boer rekent met gat-diameter en 'annular ring'. De pad van JLCPCB wordt volgens mij dan 0,55mm (waar heb ik dat getal eerder gehoord?)

Er zijn wel technologieen met kleinere mogelijke gaten/pads zoals 'laser drillen', maar dan stel je eisen aan hoe diep het gat moet en loop je tegen andere beperkingen aan zoals de 'stackup'. Als hobbyist zou ik de via pad diameter van 0,8mm gewoon met rust laten want je kunt je lelijk branden als je na het tekenen ontdekt dat al je via's net een fractie te klein zijn of je print duurder is dan nodig. Als je dan echt vast loopt kan je op dat moment een kleinere via specificeren en een stap omhoog gaan in technologie.

Op dit moment werk ik met VIA's van 0.4/0.2, de online check van JLCPCB struikelt er niet over

De jongere generatie loopt veel te vaak zijn PIC achterna.
Kruimel

Golden Member

Mooi om te horen dat het kan, ik neem aan dat dit dan toch gaat over de totale via diameter? Geeft die ook het prijsverschil aan met grovere technologie? Als je een grotere productie-run plant zou ik aanraden de via's zo groot mogelijk te maken, want fijnere technologie kost veelal meer.

bprosman

Golden Member

Op 21 maart 2023 18:14:54 schreef Kruimel:
Mooi om te horen dat het kan, ik neem aan dat dit dan toch gaat over de totale via diameter? Geeft die ook het prijsverschil aan met grovere technologie? Als je een grotere productie-run plant zou ik aanraden de via's zo groot mogelijk te maken, want fijnere technologie kost veelal meer.

Even gechat met support. Op een 2 layer is de minimale boordiameter 0.3mm, op een 4-12 layer 0.2mm
De pad diameter (JLCPCB werkt met pad diameter bij een VIA net als Kicad) en die moet minimaal 0.1mm groter zijn dan het gat, "preferrably" 0.15mm dus 0.4mm "preferrably" 0.45 mm

De jongere generatie loopt veel te vaak zijn PIC achterna.
Kruimel

Golden Member

Op zich is dat wel al een verbetering tegenover vroeger, ik zal het in het achterhoofd houden. Er is inderdaad wel het één en ander veranderd sinds vroeger, want 0,4mm via's waren erg lang best lastig te betalen. Tegenwoordig zijn fine-pitch BGA's en 'chip-scale package' componenten algemener geworden en heb je ze sneller nodig.

Wat ben je aan het ontwerpen dat je zulke kleine via's nodig hebt trouwens? Meestal begint mijn vraagstelling met het kleinste component dat ik wil plaatsen wat de 'design rules' van mijn print als geheel bepaalt. Idealiter zou je een goed idee over de technologische klasse en het aantal lagen al hebben voor je het eerste spoor legt.

bprosman

Golden Member

Op 21 maart 2023 18:46:36 schreef Kruimel:
Op zich is dat wel al een verbetering tegenover vroeger, ik zal het in het achterhoofd houden. Er is inderdaad wel het één en ander veranderd sinds vroeger, want 0,4mm via's waren erg lang best lastig te betalen. Tegenwoordig zijn fine-pitch BGA's en 'chip-scale package' componenten algemener geworden en heb je ze sneller nodig.

Wat ben je aan het ontwerpen dat je zulke kleine via's nodig hebt trouwens? Meestal begint mijn vraagstelling met het kleinste component dat ik wil plaatsen wat de 'design rules' van mijn print als geheel bepaalt. Idealiter zou je een goed idee over de technologische klasse en het aantal lagen al hebben voor je het eerste spoor legt.

De hoeveelheid sporen, maar ik heb alles gepoetst en ga eens aan de componenten opstelling sleutelen. Liefst gebruik ik 0.6mm VIA,s of 0.8mm

De jongere generatie loopt veel te vaak zijn PIC achterna.

Ik ben ook begonnen met 16 mil sporen. Maar in de loop der tijd ben ik nu afgezakt naar 8 mil sporen 8 mil clearance. Wat mij betreft geeft dat lekker wat marge t.o.v. hun min design requirements.

Die 5mil die ze kunnen, dan vragen ze geloof ik wel om dat aan te vinken dat je dat wil. Dus "helemaal vanzelf" is het niet, ook al berekenen ze de (extra) kosten niet door. Ik heb nu een ontwerp waarbij het wel erg fijn is dat er TWEE draadjes tussen een DIL pen door kunnen. Dat kan met mijn 8/8 design rules.

Ik heb ook een tijdje dikkere vias gehad in de voeding. Ik ben daar vanaf gestapt: stel dat je een 0.3mm via verdubbeld naar een 0.6mm via. De oppervlakte van "gebruikte print" verviervoudigd dan. Maar de draad-breedte in het verticale stuk: de omtrek van de cirkel is maar verdubbeld. Je kan beter 3 of 4 van die kleine vias plaatsen.

Het meerdere vias plaatsen is snel voorbij gegaan.

four NANDS do make a NOR . Kijk ook eens in onze shop: http://www.bitwizard.nl/shop/