STM32 clone GD32 kwaliteit

Ach, een die zit ook met "een klodder kit" op het leadframe in geval van bijv. een TQFP package.

Mijn bedenking hierbij was wel dat het kennelijk nogal achteloos op elkaar geplakt is. Is er dan wel aandacht geweest voor details zoals thermische expansie van de 2 verschillende die's en hoe zit dat met de ontkoppeling van de voeding van die flash chip? lange bondwires...

Die aandacht was er mijnsinziens niet, maar het werkt kennelijk wel ongeveer. Vandaar mijn Chinsese uitspraak.

Misschien is die ogenschijnlijk vreemde hoek waaronder de flash chip op de ARM chip geplakt zit juist een optimalisatie. Bijvoorbeeld om de bondwires voor de voeding zo kort mogelijk te houden wegens gebrek aan ontkoppel capaciteit. Op basis van dat ene plaatje op Zeptobars kun je geen conclusies trekken toch?

Mee eens. Geen conclusie dat het niet werkt, want kennelijk werkt het (precies goed genoeg voor de meeste doeleinden). Het lijkt mij simpelweg als geinformeerde leek geen optimale constructie. Ontkoppeling is in mijn ogen ook typisch iets dat meestal geen probleem is, totdat het het wel is.

[Bericht gewijzigd door maartenbakker op (20%)]

Op vrijdag 19 januari 2024 14:17:12 schreef MC6800:
Mijn bedenking hierbij was wel dat het kennelijk nogal achteloos op elkaar geplakt is. Is er dan wel aandacht geweest voor details zoals thermische expansie van de 2 verschillende die's en hoe zit dat met de ontkoppeling van de voeding van die flash chip? lange bondwires...

Hoe lang denk je dat de afstand tot de ontkoppeling is als zo een 'die' in een SO-8 behuizing zit? Dan zijn die 'bond wires' veel langer. Onder een microscoop mag de afstand langer zijn... ;)

De matching in thermische expansie van twee silicium 'dies' (die ook nog eens geen van beide veel warmte genereren) is natuurlijk niet verschillend, het is hetzelfde materiaal. De rare hoek lijkt alsof het handmatig wordt gedaan, maar dat lijkt me erg sterk.

Op vrijdag 19 januari 2024 13:04:40 schreef rew:
[...]Dat kan volgens mij ook. Heeft "raspberry pi inc" gedaan voor de RP2040. Ze hebben er zelf de peripherals bijgeprutst of bijgekocht. (USB is gekocht, PIO is zelf geklust, of SPI, UART, I2C, PWM zelf gemaakt zijn weet ik niet).

Maar kijk dan eens naar de die fotos. Een PIO module is even groot als een ARM CORE!!!!

Dat is tegenwoordig ook elders nogal een issue aan het worden: het integreren van I/O op een 'die' met een processor is jammer van het siliciumoppervlak. In de processoren van AMD zijn de I/O taken naar een aparte 'die' verplaatst en in de nieuwe Raspberry Pi 5 zijn de I/O taken naar een aparte chip verplaatst. Deze verhoudingen worden nog extremer als je de 'die' van iets als een (zware) spanningsregelaar bekijkt.

Handmatig ligt enigszins voor de hand, zo ging het bonden hier toch ook altijd op oudere technieken? Daarvoor stuurde Philips de siliciumplakken altijd naar Taiwan om ze vervolgens weer hier te testen en af te werken nadat ze daar gebond waren door dames op een rijtje met elk een microscoop en bondinggereedschap.

Automatisch bonden lijkt me gezien de grillige constructie aardig lastig. Misschien wordt de ARM automatisch gebond en het geheugen er met de hand opgeplaatst en gebond.

Op vrijdag 19 januari 2024 15:47:04 schreef Kruimel:
en in de nieuwe Raspberry Pi 5 zijn de I/O taken naar een aparte chip verplaatst.

Volgens Eben Upton was dat omdat de ARM bloedsnel moet zijn. Dus nieuwste proces en zo. Voor de IO... dat kan toch allemaal niet erg hard, dus dat kan in een veel relaxter (oud, goedkoop) proces.

Op vrijdag 19 januari 2024 18:18:56 schreef maartenbakker:
Automatisch bonden lijkt me gezien de grillige constructie aardig lastig. Misschien wordt de ARM automatisch gebond en het geheugen er met de hand opgeplaatst en gebond.

Ik zou denken dat dit tegenwoordig wel automatisch kan. Gewoon een camera op die microscoop, wat "beeldherkenning" en je weet precies waar je grote die ligt, waar de kleine zit en dan reken je de coordinaten van de pads uit.

[Bericht gewijzigd door rew op (40%)]

Is het niet gewoon andersom? Dat de 'die' nauwkeurig op de plek gelegd wordt waar ze hem willen en gewoon op een vaste plek 'bonden'?

Op vrijdag 19 januari 2024 19:17:35 schreef rew:
Volgens Eben Upton was dat omdat de ARM bloedsnel moet zijn. Dus nieuwste proces en zo. Voor de IO... dat kan toch allemaal niet erg hard, dus dat kan in een veel relaxter (oud, goedkoop) proces.

Maar dat kan altijd, het is alleen duur om een groot deel van je dure superkleine proces te gebruiken voor mundaine taken. Dit is een dubbel effect: enerzijds is het fijnere proces duurder, maar de opbrengst ('yield') van een component wordt ook kleiner als de chip zelf groter wordt. De kans op een fout neemt immers toe als je een chip hebt met veel oppervlak.

De kosten per 1mm2 van een klein proces zijn hoger, maar omdat de transistoren in een klein proces nog kleiner zijn, zijn de kosten per transistor lager.

Alleen voor IO moet je stroom kunnen leveren, en dan heb je grotere transistoren nodig. Dus een IO-cel is in een kleiner proces duurder (want heeft een minimaal oppervlak nodig vanwege de te leveren stroom).

Een CPU-core is in een klein proces goedkoper, want heeft een minimaal aantal transistoren. Die transistoren kunnen wel kleiner, want een kleinere transistor heeft een kleinere gate, met minder capaciteit, en heeft dus minder stroom nodig om te schakelen. (En kan door de kleinere gate, en kleinere onderlinge afstand ook sneller zijn)

Voor RAM geheugen (cache!) geld hetzelfde als voor CPU-Cores.

Voor flash werkt het anders: Flash kan nog steeds niet kleiner dan 90um. Dat komt mede doordat flash intern hoge spanningen nodig heeft om de floating gates van de geheugencellen te schrijven.

Dat is een van de redenen dat de RP2040 geen interne flash heeft: Als je er flash in wou dan moest je naar een "groot" proces, wat duurder is per die.