hallo allemaal,
wie kan er mij uitleggen wat de algemene werking van een pipelined ADC is, en/of wat de verschillen zijn tov een successive approximation register (SAR) ADC.
alvast bedankt
free_electron
Silicon Member
Professioneel ElectronenTemmer - siliconvalleygarage.com - De voltooid verleden tijd van 'halfgeleider' is 'zand' ... US 8,032,693 / US 7,714,746 / US 7,355,303 / US 7,098,557 / US 6,762,632 / EP 1804159 - Real programmers write Hex into ROM
Een SAR is eigenlijk een Dac met een comparator. Een binary search algoritme laat de DAC een bepaalde spanning maken. de comparator-opamp geeft dan aan of je te hoog of te laag zit. afhankelijk van de keuze wordt dan een volgende search gedaan.
een 8 bit convertor heeft dus 8 clocks nodig om tot een correct resultaat te komen.
SAR heeft als nadeel dat ie foutieve interpretatie geeft als de ingang varieert. Meeste SAR systemen hebben een sample en hold aan de ingang zodat ze een momentopname kunnen maken
Pipelined : hier zijn verschillende principes mogelijk
een bank van SAR na lekaar wordt 'time-interleaved' gelopen. bijvoorbeeld 8 SAR convertoren. 1e converter doet eerste sample , 2 convertor 2e etc. tegen dat we rond zijn is de eerst econvertor klaar met conversie en kan ie volgend sample binnennemen.
ander principe is dat er lading wordt rondgeschoven. elke trap doet slecht een deel van de conversie. ( bijvoorbeeld 2 bit. ) en trekt van de lading zijn deel af.
daarna wordt met een grote block logica de echte waarde gerestitueerd. Agilent heeft zo een convertor die 9 effectieve bit haalt bij een omzetsnelheid van 17 GigaSample per seconde.
er zijn nog ander mechanismes
maxim heft daar ene mooie appnote over
[link]http://pdfserv.maxim-ic.com/en/an/AN387.pdf[/link]