LEDs met PWM: FETs, spanningspieken en interferentie

Dat bedoel ik niet. Hij maakt zijn eigen driver. Maak dan ook iets dergelijks als in de ULN zit er bij door een setje 1n4148's o.i.d. naar een common lijn te leiden.

Het probleem is idd de inductie van aansluitingen, icm. snelle fall times.

jojo's oplossing vind ik mooier dan een stel zeners. Wel de "common" goed lokaal ontkoppelen met een MLCC'tje.

Hoe dan ook zal je ook gate weerstanden nodig hebben. Ik vind 100 ohm nog wat aan de kleine kant voor dergelijk kleine fet's. Als je de capaciteiten van de fet kent (datasheet), kan je de rise/fall time uitrekenen ifv. de gate weerstand.

Op 29 september 2007 20:22:33 schreef pros:
Zo tussendoor: zeners hebben van huis uit al een aardige hoeveelheid parasitaire capaciteit aan boord. En soms heeft dat zijn nut...

Misschien is dat al voldoende ja.

Zoiets als de ULN werkt misschien ook wel, maar als de LED voeding (GND en 12V) niet dicht bij het printje zit zal de ontkoppeling wel erg belangrijk zijn. Ik heb wel wat met een schottky getest maar zonder ontkoppeling van de 12V dicht bij het printje. Dat zal ik nog eens proberen. Ik wilde liever niet de 12V op het printje zetten maar als het wel goed werkt met een diode is dat inderdaad mooier dan met zeners.

Hoe dan ook staat het idee van losse controllers me wel aan, zelfs als alles met de FETs is opgelost houdt je nog steeds een flinke pulsstroom in de kabels. Met een losse controller kan je de kabels met hoge stromen kort houden. Ook haal je de schakelpulsen van het hoofd printje af wat weer bevorderlijk is voor het analoge deel.

Vermogengedeelte afzonderlijkplaatsen is zeker een betere oplossing. Je hebt al een nadeel met je pcb die slechts dubbellaags is. Eigenlijk is dit al heel kritisch voor FPGA's. Er is veel meer dan de baantjes te kunnen routen. Maar voor de hobby is er maar weinig alternatief.

Modulair is het ook beter. Je behoud een vrij universeele unit die iets kan sturen. Wat je stuurt maakt dan niet zoveel uit. Door je powertrap afzonderlijk te maken ben je niet beperkt in type, spanning of stroom. Je stuurdraden blijven beperkt in spannings niveau's en driven minder stroom.

De pwm zou ik op de FPGAmodule laten. Je kunt ze dan gewoon gebruiken, of gemultipexed of in het eerder welke configuratie. Ik heb gekozen voor multiplex in 1:8 maar niets belet ermij te kiezen tussen 1:1 en 1:16

De rise/fall time bij de ULN types zullen zeker gunstiger uitvallen. Maar je bent meer beperkt voor de gebruikte spanningen, stroomen en ze hebben ook een nogal hoge verliesspanning over de CE. Qua prijs vallen ze gunstig uit en ze monteren gemakkelijk in groepen van 8. Meer voor mij blijven ze net iets te traag.

Je huidige pcb moet eigenlijk maar lichtjes gewijzigd worden. Als je in de gates van je fets een weerstandje aanbrengt heb je alle mogelijkheden om de schakelflank te regelen samen met je instellingen in Quartus. Je fet types mogen zelfs blijven, ze zijn perfect bruikbaar voor gewone toepassingen waar geen hoge powers nodig zijn. Monteer dan de echte vermogenfets bij je verbruiker en neem daar iets hogere spanningen, 50V minimaal maar mag ook hoger zijn. Die fets moeten geen logic level hebben. De hoge stromen komen niet op je pcb print en worden ook niet door je draden gestuurd. Je onwerp blijft vrij universeel bruikbaar voor vele andere toepassingen. Je FPGA is beveiligd tegen vreemde externe spanningen.

[Bericht gewijzigd door fotoopa op zondag 30 september 2007 08:59:42 (24%)]

Nog even over de clamp diodes: Het zal werken, maar valt ook weer onder symptoom bestrijding. Tevens stook je vermogen weg in die diodes als de spikes erg hoog zijn. Je hoeft welliswaar geen zware diodes te nemen, maar het is toch een deel aan vermogen dat je weggooit. Zulk soort diodes moeten dien als bescherming voor foutsituaties, niet als oplossingen.

Met clamp-zenerdiodes, akkoord. Met diodeclamps naar de voeding, nee. Je inductiepiek wordt gewoon terug in de voeding geduwd. Je hebt enkel een beetje verlies in de diode, maar het grootste deel van de energie wordt gerecupereerd.

Een ander voordeel van zo'n diodeclamp is dat die onafhankelijk is van de voedingsspanning. Je kan gelijk welke voeding gebruiken, als de FET het maar slikt.

Op 30 september 2007 08:11:25 schreef fotoopa:
Vermogengedeelte afzonderlijkplaatsen is zeker een betere oplossing. Je hebt al een nadeel met je pcb die slechts dubbellaags is. Eigenlijk is dit al heel kritisch voor FPGA's. Er is veel meer dan de baantjes te kunnen routen. Maar voor de hobby is er maar weinig alternatief.

Ik denk dat het wel meevalt met dubbellaags, er gaan geen gigantisch snelle signalen doorheen en de boel is goed ontkoppeld. De videodecoder zit op 27MHz en werkt perfect, de beeldkwaliteit (hoewel niet zo belangrijk in mijn geval) is boven verwachting.

Vier lagen is mooier, maar vaak het dubbele in prijs voor zowel fabricage als de software waarmee je het printje maakt.

[...]De pwm zou ik op de FPGAmodule laten. Je kunt ze dan gewoon gebruiken, of gemultipexed of in het eerder welke configuratie. Ik heb gekozen voor multiplex in 1:8 maar niets belet ermij te kiezen tussen 1:1 en 1:16

Bij mij is er geen multiplexing, maar PWM op de FPGA betekent wel dat er nog steeds 12 (eigenlijk 16 met GND) draden naar de modules moeten. Want elke module moet onafhankelijk gestuurd worden. Zonder 'intelligente' module moet voor je elk kanaal los een draad maken.

Met een kleine microcontroller op de module heb je nog maar 2 draden nodig (3 met voeding), die je ook kunt doorlussen naar de andere modules. Nadeel is weer dat je die weer los moet programmeren (het printje zelf kan nu volledig via USB geprogrammeerd worden, zonder andere hardware). En dat ze een voeding nodig hebben voor zichzelf (regelaar op de module (meer kosten) of voedingsdraad maken (meer draden)).

Je huidige pcb moet eigenlijk maar lichtjes gewijzigd worden. Als je in de gates van je fets een weerstandje aanbrengt heb je alle mogelijkheden om de schakelflank te regelen samen met je instellingen in Quartus. Je fet types mogen zelfs blijven, ze zijn perfect bruikbaar voor gewone toepassingen waar geen hoge powers nodig zijn.

Je bedoelt die FETs als sturing te gebruiken voor de andere FETs? Wel een beetje zonde van die FETs. Het zijn wel degelijk power FETs, ook al zijn ze klein. Het is niet een 2N7002 (BS170).

Monteer dan de echte vermogenfets bij je verbruiker en neem daar iets hogere spanningen, 50V minimaal maar mag ook hoger zijn. Die fets moeten geen logic level hebben.

Waarom niet? Zoals ik zei zijn de huidige FETs gewoon power FETs. Niet in de orde van 50A maar dat is ook overkill. Ze kunnen 4,3A hebben als je ze goed open stuurt (4,5V) maar mijn doel is ongeveer 1A en dat gaat prima met 3,3V aanstuur logica. Afgezien van de pieken werkt een 1A stroom bijvoorbeeld prima, de FET wordt niet voelbaar warm. Veel hogere stromen zullen niet nodig zijn. Elk kanaal is 1 kleur, dus je hebt al 3A totaal per strip wat je kunt schakelen. En 12A in totaal. Ik denk niet dat iemand zoveel stroom gaat gebruiken (144W op 12V!).

Een wat hogere spanning kan geen kwaad maar ik denk dat je daar het piekprobleem niet mee oplost, er komen dan nog clamp diodes bij. SOT-23 hoeft dan niet meer per se omdat er meer ruimte is op de losse modules. Volgens mij zijn er ook vrijwel geen FETs die 50V kunnen hebben en tegelijkertijd in SOT-23 zitten. Maar bij microcontroller aansturing is een logic level FET wel erg praktisch.

Op 30 september 2007 10:07:03 schreef MagicBox:
Nog even over de clamp diodes: Het zal werken, maar valt ook weer onder symptoom bestrijding. Tevens stook je vermogen weg in die diodes als de spikes erg hoog zijn. Je hoeft welliswaar geen zware diodes te nemen, maar het is toch een deel aan vermogen dat je weggooit. Zulk soort diodes moeten dien als bescherming voor foutsituaties, niet als oplossingen.

Bescherming tegen foutsituaties is sowieso een goed iets, maar is het ook niet zo dat de pieken juist niet meer ontstaan door de diode? Je hebt immers inductie in de draden die de stroom het liefst constant wil houden. Als de FET uitschakelt gaat de inductie spanning opbouwen om de stroom weer te kunnen laten lopen, wat niet gaat lukken zonder pad en een spike veroorzaakt.

Maar met een clamp diode is er nog steeds een pad voor de stroom en is het niet nodig de spanning hoog op te laten lopen, de spanning over de diode is genoeg. Kortom: voorkomt de diode de spanningspiek of sluit de diode de spanningspiek kort? Het ziet er beide hetzelfde uit, de piek is weg. Ik heb me dit wel vaker afgevraagd, inducties blijven toch wel lastig vaak. Misschien is het allebei wel hetzelfde maar zijn het verschillende manieren om het te zien.

Op 30 september 2007 12:16:40 schreef madwizard:
[...]Bij mij is er geen multiplexing, maar PWM op de FPGA betekent wel dat er nog steeds 12 (eigenlijk 16 met GND) draden naar de modules moeten. Want elke module moet onafhankelijk gestuurd worden. Zonder 'intelligente' module moet voor je elk kanaal los een draad maken.

Ik gebruik wel de beiden samen. Ik heb 48 uitgangen waar pwm opstaat maar de mux selecteerd 1 uit 8 voedingslijnen als matrix. Bij iedere omschakeling van de mux krijgen natuurlijk de 48 uitgangen ook een andere pwm waarde. mux en pwm zijn synchroon op elkaar afgesteld en daardoor bekom je 48x8 = 384 kanalen met elk zijn stuurlevel via pwm. Piekstroom wordt natuurlijk hoger dan bij niet multiplexen en daaom moet de pulsbreedte ook voldoen ( niet te lang zijn). Mijn berekeningen gaan daarbij uit van 128 usec max pulsbreedte en een duty-cycle van 1:8

Je bedoelt die FETs als sturing te gebruiken voor de andere FETs? Wel een beetje zonde van die FETs. Het zijn wel degelijk power FETs, ook al zijn ze klein. Het is niet een 2N7002 (BS170).

waarom niet? hierdoor heb je een vrij universeel printje die overal kan ingezet worden. Als het vooral een prijskwestie is kun je er eventueel een andere inplaatsen, mogelijks kan je bij het bestukken kiezen uit meerdere types. trouwens bij het routen kun je zelfs voorzien om die fet geheel weg te laten als er een andere driver offboard staat mits een soldeer brugje (2 bolletjes samen solderen).

Zoals ik zei zijn de huidige FETs gewoon power FETs. Niet in de orde van 50A maar dat is ook overkill. Ze kunnen 4,3A hebben als je ze goed open stuurt (4,5V) maar mijn doel is ongeveer 1A en dat gaat prima met 3,3V aanstuur logica. Afgezien van de pieken werkt een 1A stroom bijvoorbeeld prima, de FET wordt niet voelbaar warm. Veel hogere stromen zullen niet nodig zijn. Elk kanaal is 1 kleur, dus je hebt al 3A totaal per strip wat je kunt schakelen. En 12A in totaal. Ik denk niet dat iemand zoveel stroom gaat gebruiken (144W op 12V!).

Kijk daar zie ik juist het probleem. Al die stromen breng je samen op uw 2 layer printje. Als die draden wat lengte hebben zie ik daar blijvende problemen.

Op 30 september 2007 13:26:09 schreef fotoopa:
Ik gebruik wel de beiden samen. Ik heb 48 uitgangen waar pwm opstaat maar de mux selecteerd 1 uit 8 voedingslijnen als matrix. [...]

Dat zijn ook veel meer kanalen natuurlijk, in mijn geval is multiplexen onhandig, je weet ook helemaal niet wat voor LEDs eraan hangen. Bovendien zou het mooi zijn als er ook nog CCFL's op aangesloten konden worden door de inverter te PWMen.

waarom niet? hierdoor heb je een vrij universeel printje die overal kan ingezet worden. Als het vooral een prijskwestie is kun je er eventueel een andere inplaatsen, mogelijks kan je bij het bestukken kiezen uit meerdere types.

Maar de uitgangen zijn niet te gebruiken om direct LEDs aan te sluiten, want dan heb je weer het spanningspiek probleem. Dus dan zou het alleen zijn om de digitale PWM signalen uit de PWM wat meer te beveiligen tegen vreemde spanningen. De lange kabels blijven ook, je kunt nog steeds pieken krijgen dan, ook met digitale logica hoewel de stroom dan wel veel kleiner is.
Ik denk dat het dan makkelijker is een serieweerstand met een dubbele schottky naar de voeding te zetten als clamp, en gewoon 3.3V LVTTL als aansluiting te gebruiken. Waarschijnlijk worden het toch een paar seriele datalijnen en niet 12 stuks. De weerstand en schottky's beschermen dan ook tegen eventuele vreemde spanningen. Zoals free_electron hier gepost heeft.

Kijk daar zie ik juist het probleem. Al die stromen breng je samen op uw 2 layer printje. Als die draden wat lengte hebben zie ik daar blijvende problemen.

Oke wat dat stroom PWMen betreft zou dat kunnen kloppen, al weet ik niet of 4 lagen daar veel verbetering in zouden brengen. Je zou de schakelende signalen tussen grondvlakken kunnen zetten als afscherming maar het blijft een hoop stroom.

Ik dacht dat je het over FPGA's in het algemeen had op twee lagen, dat heb je wel eens eerder genoemd volgens mij.

ik heb niet alle reacties gelezen en misschienheeft iemand dit al gezegd:

je hebt GEEN probleem n je systeem. je schakelt puur resistieve loads.
de spike die ziet komt door je labvoeding. een labvoeding heeft geen oneindig kleine interne weerstand ( dat wisten we al )

bovendien is dat niet alleen een ohmse weerstand maar een reactantie die daar staat.
elke voeding heeft een regellus. bij afname van piekstromen kan je dergelijke dingen aan het resoneren krijgen.

je moet ALTIJD in eendert welk circuit ook , of het nu batterij gevoed is of anders , een tank condensator vlak bij de load plaatsen om dergelijke 'zever' op te lossen.

ik zou beginnen om elke led slinger met een eigen draad nar een sterpunt te laten gaan. daar waar de draad aan de leds omt zet je een cap naar een common ground ( zo dicht mogelijk bij de source van je fets.

zo dus

+ ---+-------------------------+---|>|-|>|-|>|--SD-+- GND
     |                         |___||______________|
     |                             ||
     |
     |
     |
     +-------------------------+---|>|-|>|-|>|--SD-+- GND
                               |___||______________|
     |                             ||

etc..

afhankelijk van welke stroom je trekt en wat je switching freq is zul je dat moeten aanpassen. begin met daar 0.47 uf keramisch te zetten , of 1 uF keramisch.

En een eindje draad heeft natuurlijk geen inductantie?

Volledig akkoord dat de voeding afgevlakt moet worden... maar clamps en/of slope control zullen nodig blijven.

@Free, ik vind het wel kort door de bocht om het af te geven op de voeding.

Er is geen enkele voeding met een oneindig lage uitgangsweerstand. Alle regelende feedback voedingen hebben dat vertoon, dat uitgangsspanningen kunnen gaan resoneren bij bepaalde belastingen. Granted, het wordt minder naarmate de regelfrequentie van een voeding hoger is. Maar een voeding met een regelfrequentie die 10 - 50 maal hoger ligt dan de afgeleide frequentie van een rise/fall-time van 5nS?

Met niet-geregelde voedingen A.K.A. accu's heb je te maken met een redelijke inwendige weerstand, maar die zal nooit van die belachelijk hoge terugslag spanningspieken gaan produceren.

Ik ben het met je eens dat degelijk ontkoppelen met tank elco's nodig is, ongeacht het soort voeding dat iemand zou gebruiken. De schakeling zou zowiezo tolerant moeten zijn ten opzichte van de gebruikte voeding, zodat de voeding dus NIET de oorzaak van dit probleem is/wordt.

Dit kan gedaan worden met de vele suggesties die al in dit topic zijn gedaan.

Op 30 september 2007 17:20:41 schreef MagicBox:
Maar een voeding met een regelfrequentie die 10 - 50 maal hoger ligt dan de afgeleide frequentie van een rise/fall-time van 5nS?

inderdaad. dergelijke dingen bestaan niet ( tenware misschien met een BOP ... )

vandaar ook die condensatortjes.
die dingen doen 2 zaken :
1 - ze houden de hf spikes weg uit de voeding . met andere woorden ze zorgen dat de voeding de spikes niet ziet en er dus ook iet door verstoord kan worden. die caps staan er dus om de rotzooi weg te houden die NAAR de voeding zou gaan.

2- een voeding kan alleeen sourcen. niet sinken ( tenware dat het een 2 of 4 kwadrant voeding is of een BOP ). dus bij het afschakelen van een last krijg je rare effecten. een voeding heeft een inductantie. de stroom wil blijven lopen.. met als gevolg : tegen-emk. en dat kunnen wel steile spikes zijn.
dus daar opnieuw : capjes zetten en eventueel een zener diode over de voedingsrails zetten ( op je bord. niet aan de voeding. kwestie van de draadinductantie ook weg te halen.)

Ik heb net even wat getest met een aantal schottky's vrij dicht bij de FETs (bovenop de pinheader). Kathode aan de + van de labvoeding, anode aan de drains van de FET. Dan nog een 100uF elco + 100nF keramisch (had even niet groter liggen in through hole) ook vlak bij het printje tussen + en - van de labvoeding. De load (10 ohm) met de plus direct op de condensators, min via een <10cm draad op de drain van de FET.

Beetje zoals hier rechts dus, maar dan met schottky over de load in sper:

Hoewel ik eerder dacht dat de elco al het probleem aardig oploste bleek dat nu tegen te vallen, misschien dat bij eerder tests de FET alweer stuk was (is lastig te merken tijdens het testen, opeens kan ie stuk zijn).

De spike is wel wat minder maar nog steeds behoorlijk, de schottky's lijken niet veel uit te halen:

De zeners hadden een veel beter effect, daar was het probleem eigenlijk helemaal weg.

Spanning is hier niet zo hoog dus misschien komt de piek hier door de spanningsval over de schottky maar bij hogere spanningen blijft de piek ook flink stijgen, bijna proportioneel.

Misschien dat 100nF niet genoeg is in dit geval, voor zo'n snelle piek is misschien meer nodig. Aan de andere kant is de stroom maar 100mA, niet echt veel.

Ook is er nog geen gate weerstand, dat zou ook goed kunnen helpen maar dat is wat lastig te testen op dit printje.

Nog maar eens wat meer testen met hogere capaciteit, kon nu alleen even snel wat uitproberen.

De lus drain-diode-voeding-ontkoppeling-source moet absoluut zo klein mogelijk zijn. Je kan die evt. met opzet wat langer maken, en zien wat de invloed op de lengte van de spike is.

Je kan ook eens met andere diodes experimenteren, een good old 1N4148 bijvoorbeeld.

Naast de snubber zal je sowieso de slopes nog wat zachter moeten maken dmv. gate-weerstand. Hoeveel? Hangt van de duur van je spike af.

Let ook op of de meting wel betrouwbaar is, bij schakelend spul heb je met kortgesloten probe soms wel enkele volts p-p troep in de lucht.

Yep, over zijn probe hebben we al een thread lopend gehad: http://www.circuitsonline.net/forum/view/52600

Vandaag alle tips uit dit topic eens verzameld en een lading tests uitgevoerd.

De testopstelling is als volgt:

Dit was niet getest op het bordje maar op een breadboard met wat TH componenten. De FET is hier een IRF540. Gate signaal is een 0/5V 50% duty ~7kHz afkomstig van een AVR. Er zit wel een 10cm kabeltje tussen de gate en bron maar dat maakte voor het testen gelukkig niet heel veel uit.

De lengte van de kabels staan in het schema, als het er niet bij staat kun je er vanuit gaan dat het erg kort is. De voeding voor de load is weer de labvoeding, op 1,5V (vanwege de hoge pieken niet al te hoog), met 1 meter kabels aan de schakeling vast. Bij de schakeling zitten een 1000uF elco en 470nF keramische condensator, die soms losgekoppeld waren om het verschil te testen. De load zit met nog eens twee keer 2 meter kabel vast aan de schakeling, load zijn drie 3,3Ω vermogensweerstanden. Verder te testen onderdelen zijn de gate weerstand (geen, 47Ω of 390Ω ), een 220nF keramische condensator over de drain en source en een schottky diode over de load (aan de kant van de schakeling uiteraard).

De resultaten met verschillende opstellingen waren als volgt:

Alle optionele onderdelen losgekoppeld
Dus geen gate weerstand, geen diode, geen ontkoppeling van de voeding, etc..

Gate zonder load:

Gate met load op drain(1,5V, 70mA)

De drain onder load (overzicht en detail)

+ 47 Ω gate weerstand
Haalt niet veel uit op de drain

+ 390 Ω gate weerstand
Aardig verschil met 390 Ω tussen de gate, maar nog steeds flinke ringing (piek op 4,2V bij 1,5V load).

Geen gate weerstand, voeding ontkoppeld met 1000uF+470nF
Nog steeds een probleem op de drain:

Maar de voedingslijn is hiermee wel stukken verbeterd (vergelijk de volgende twee):
1,5V voedingslijn op schakeling, ZONDER ontkoppeling, zonder gateweerstand

1,5V voedingslijn op schakeling, MET ontkoppeling, zonder gateweerstand
Let op de andere verticale schaal vergeleken met de vorige (2V vs 100mV!)

Diode erbij (nog steeds met ontkoppeling en zonder gateweerstand)
Dit geeft een flinke verbetering op de drain, de vertical schaal kan nu ook veel fijner omdat er geen gigantische piek meer bovenop zit. Wel zit er nog steeds een piek en ringing.

Zelfde opstelling als overzicht:

Wel pieken bovenop, onderop niet.

Diode weer weg, 220nF over drain en source erbij

Een enorme verbetering, de drain komt zachtjes omhoog en heeft totaal geen pieken bovenop, ook bij hogere spanningen (12V) blijft het een mooie curve.

Zelfde opstelling maar met 100nF in plaats van 220nF

Ook nog steeds goed, iets meer overshoot deze keer.

In dezelfde opstelling als groter overzicht zijn wel pieken aan de onderkant te zien, maar dit zou ook inductie van de condensatorpootjes of probes kunnen zijn. Ze schalen in ieder geval niet mee met de bovenste spanning maar dat kan ook weer aan de body diode van de FET liggen.

390 Ω gate weerstand, diode en ontkoppeling, geen condensator over drain en source

Ook een aardig resultaat maar nog steeds een piek en ringing.

Met de 220nF over source en drain er weer bij:

Zeer mooie lijn. De source-drain condensator lijkt hiervoor vrijwel alleen verantwoordelijk.

Nog een test met een hogere load spanning (10V)
Zonder diode, met 220nF over drain en source, 390 Ω in de gate en 10V (0,46A) load

Met diode toegevoegd

De diode voegt nauwelijks iets toe.

De condensator over drain en source lijkt een van de beste methodes om de problemen te voorkomen, al is het waarschijnlijk verstanding de diode te houden voor eventuele inductieve pieken. Ontkoppeling op de voeding helpt uiteraard ook, maar lost het pieken probleem niet op. Gate weerstand helpt ook aardig mee, maar voorkomt het ringen in beperkte mate. Misschien dat nog veel grotere gate weerstanden hetzelfde effect hebben als een condensator op de source-drain, de spanning stijgt dan natuurlijk ook geleidelijker. Maar het verloop is misschien minder mooi (gate capaciteit heeft geen mooie laadcurve) en waarschijnlijk voorkom je eventuele inductieve pieken daar niet mee.

Ik denk dat het het best is de onderdelen die bleken te werken samen te combineren om het probleem op te lossen.

Interessante metingen.
Het doel was om het gemene positieve piekje op de drain weg te werken, dacht ik?
Kun je dat niet met een veel kleinere condensator over D-S bereiken. Want 100nF, of zelfs 220nF levert best hoge stromen op die ook door de fet moeten worden verwerkt.

Dat zal ik ook nog eens meten, of een weerstand in serie zoals een snubber, dan heb je ook meteen een stroomlimiet.

edit:
Bij deze:

47 Ω gate weerstand, geen diode

0,47nF drain-source

1nF drain-source

10nF drain-source

100nF drain-source

100nF + 47 Ω drain-source

100nF + 10 Ω drain-source

100nF + 10 Ω drain-source met 12V load

De weerstand beperkt het effect wel erg maar met iets als 10 Ω werkt het nog redelijk en heb je toch een aardige stroom limiet (1,2A piek bij 12V moet geen probleem zijn voor de FET)

[Bericht gewijzigd door madwizard op zondag 7 oktober 2007 17:26:54 (82%)]

Die grote C van 220nF over die FET lijkt me GEEN goed idee. Het scoop plaatjes ziet er welliswaar een fraai uit, maar door de FET loopt bij inschakelen nu een DIKKE stroom... (ongeveer Uv / Rdson). Een vrijloop diode zou goed moeten helpen, mits correct geplaatst in de schakeling: tussen drain en de ontkoppeling.
Als het dan langzaam moet kan een serie weerstand met de gate en een capaciteit vanaf de gate naar massa. Of een millercondensator tussen drain en gate (wel gate clampen met zener etc.).
Condensatoren worden in de praktijk wel eens over een tor gezet (veelal met serie weerstand). Dit heet een snubber.

De stroom uit de condensator had ik inderdaad even niet aan gedacht, maar zoals je in m'n vorige post ziet werkt het in snubber-configuratie met 10 Ω ook aardig, en dan is de piekstroom hoogstens enkele amperes, wat de FET zelfs continu zou kunnen hebben.

De vrijloopdiode zit direct tussen drain en ontkoppeling (op breadbord vlak naast de 470nF), maar uit de metingen blijkt dat dit niet genoeg helpt tegen de pieken. Overigens wel enorm bij zwaar inductieve loads, maar dat zal niet verrassend zijn:

3V (0,14A) load, load is iets van 68 of 100uH spoel met 6,6 Ω in serie. 100nF + 10Ω snubber, 47 Ω gate weerstand.

Zonder diode

Met diode

Gate langzamer laten opkomen met een RC zou ik nog kunnen proberen, ik heb wel al verschillende weerstanden geprobeerd, de gate heeft natuurlijk zelf ook al capaciteit.

Op 7 oktober 2007 16:51:54 schreef madwizard:
(...)
390 Ω gate weerstand, diode en ontkoppeling, geen condensator over drain en source

Ook een aardig resultaat maar nog steeds een piek en ringing.

Dat werkt toch prima? Da's eigenlijk ook de oplossing die ik eerder voorstelde.

De overshoot is normaal, dat is de spanningsval over je diode. Over dat beetje ringing moet je je niet teveel zorgen maken. Eventueel de gate-weerstand nog wat verder verhogen, je schakeltijd is nu ruwweg 200ns, je kan dat wel optrekken naar 1µs. Gate-weerstand wordt dan 5x groter.

Sorry beetje late reactie, die opstelling is inderdaad ook redelijk, maar er komt toch wat meer ringing als de drain spanning hoger wordt. Hier nog wat metingen met 12V op een 10 Ω load (zonder gate weerstand, dus wel iets anders dan het vorige plaatje). Misschien dat er met een gate weerstand wat minder ringing is in deze opstelling maar ik wil het schakelen ook niet al te traag maken. Nu is het nog 7kHz PWM maar ik denk dat dit uiteindelijk wel boven het hoorbare gebied (>20kHz) wordt om eventuele hoorbare stromen te voorkomen.

Alleen een diode

100nF+10Ω snubber erbij:

Snubber haalt toch een groot deel van de ringing weg, voor die 5 cent extra is dat wel een goede toevoeging denk ik.

Nog eens, maar dan met een echte spoel (iets van 68-100uH) in serie met 6 Ω load:
Alleen een diode

100nF+10Ω snubber erbij:

EMC Regel: Maak de stijgtijd van een schakeling / bandbreedte van een schakeling niet groter dan nodig.

Langzaam is beter. Dit impliceert een gate serie weerstand (die samen met de Cgs de flankstijlheid verminderd). Door de slappere flank zal ook de ringing t.g.v. inductieve belasting minder worden.
Een clamp diode aan de uitgang vindt ik de beste oplossing. Dit helpt ook bij afschakelen van inductieve lasten, bij ESD en andere rommel.

Ook vaak wordt er een Transzorb (of zener) toegepast tussen de drain en GND (inplaats van de diode naar de +Voeding). Met behulp van de zener kun je een hogere spanningspiek toestaan, waardoor de energie in de inductieve belasting eerder is weggevloeid.

(Maar je bent natuurlijk vrij om je snubber te gebruiken )

Ik was van plan beide te gebruiken, dus zowel een clamp diode naar de voeding om de piek op te vangen, en een snubber om het ringen te dempen. Of is er nog een goede reden om de snubber juist weg te laten? Ik heb het idee dat de diode zelf weinig doet als er ook een snubber op zit en de load maar licht inductief is (alleen van de draden), bij zware inducties heeft het duidelijk wel effect. Hoe dan ook is de diode verstandig als beveiliging.

Een zener tussen drain en GND was een van m'n eerste ideeën, en dat werkte inderdaad erg goed maar ik ben wel bang dat deze te traag reageert (hoewel je dit niet op de scope ziet hoeft dat natuurlijk niets te zeggen). Ik heb ook nog wel wat TVS diodes liggen, kan ik ook nog eens testen.