Yep, over zijn probe hebben we al een thread lopend gehad: http://www.circuitsonline.net/forum/view/52600
Vandaag alle tips uit dit topic eens verzameld en een lading tests uitgevoerd.
De testopstelling is als volgt:
Dit was niet getest op het bordje maar op een breadboard met wat TH componenten. De FET is hier een IRF540. Gate signaal is een 0/5V 50% duty ~7kHz afkomstig van een AVR. Er zit wel een 10cm kabeltje tussen de gate en bron maar dat maakte voor het testen gelukkig niet heel veel uit.
De lengte van de kabels staan in het schema, als het er niet bij staat kun je er vanuit gaan dat het erg kort is. De voeding voor de load is weer de labvoeding, op 1,5V (vanwege de hoge pieken niet al te hoog), met 1 meter kabels aan de schakeling vast. Bij de schakeling zitten een 1000uF elco en 470nF keramische condensator, die soms losgekoppeld waren om het verschil te testen. De load zit met nog eens twee keer 2 meter kabel vast aan de schakeling, load zijn drie 3,3Ω vermogensweerstanden. Verder te testen onderdelen zijn de gate weerstand (geen, 47Ω of 390Ω ), een 220nF keramische condensator over de drain en source en een schottky diode over de load (aan de kant van de schakeling uiteraard).
De resultaten met verschillende opstellingen waren als volgt:
Alle optionele onderdelen losgekoppeld
Dus geen gate weerstand, geen diode, geen ontkoppeling van de voeding, etc..
Gate zonder load:
Gate met load op drain(1,5V, 70mA)
De drain onder load (overzicht en detail)
+ 47 Ω gate weerstand
Haalt niet veel uit op de drain
+ 390 Ω gate weerstand
Aardig verschil met 390 Ω tussen de gate, maar nog steeds flinke ringing (piek op 4,2V bij 1,5V load).
Geen gate weerstand, voeding ontkoppeld met 1000uF+470nF
Nog steeds een probleem op de drain:
Maar de voedingslijn is hiermee wel stukken verbeterd (vergelijk de volgende twee):
1,5V voedingslijn op schakeling, ZONDER ontkoppeling, zonder gateweerstand
1,5V voedingslijn op schakeling, MET ontkoppeling, zonder gateweerstand
Let op de andere verticale schaal vergeleken met de vorige (2V vs 100mV!)
Diode erbij (nog steeds met ontkoppeling en zonder gateweerstand)
Dit geeft een flinke verbetering op de drain, de vertical schaal kan nu ook veel fijner omdat er geen gigantische piek meer bovenop zit. Wel zit er nog steeds een piek en ringing.
Zelfde opstelling als overzicht:
Wel pieken bovenop, onderop niet.
Diode weer weg, 220nF over drain en source erbij
Een enorme verbetering, de drain komt zachtjes omhoog en heeft totaal geen pieken bovenop, ook bij hogere spanningen (12V) blijft het een mooie curve.
Zelfde opstelling maar met 100nF in plaats van 220nF
Ook nog steeds goed, iets meer overshoot deze keer.
In dezelfde opstelling als groter overzicht zijn wel pieken aan de onderkant te zien, maar dit zou ook inductie van de condensatorpootjes of probes kunnen zijn. Ze schalen in ieder geval niet mee met de bovenste spanning maar dat kan ook weer aan de body diode van de FET liggen.
390 Ω gate weerstand, diode en ontkoppeling, geen condensator over drain en source
Ook een aardig resultaat maar nog steeds een piek en ringing.
Met de 220nF over source en drain er weer bij:
Zeer mooie lijn. De source-drain condensator lijkt hiervoor vrijwel alleen verantwoordelijk.
Nog een test met een hogere load spanning (10V)
Zonder diode, met 220nF over drain en source, 390 Ω in de gate en 10V (0,46A) load
Met diode toegevoegd
De diode voegt nauwelijks iets toe.
De condensator over drain en source lijkt een van de beste methodes om de problemen te voorkomen, al is het waarschijnlijk verstanding de diode te houden voor eventuele inductieve pieken. Ontkoppeling op de voeding helpt uiteraard ook, maar lost het pieken probleem niet op. Gate weerstand helpt ook aardig mee, maar voorkomt het ringen in beperkte mate. Misschien dat nog veel grotere gate weerstanden hetzelfde effect hebben als een condensator op de source-drain, de spanning stijgt dan natuurlijk ook geleidelijker. Maar het verloop is misschien minder mooi (gate capaciteit heeft geen mooie laadcurve) en waarschijnlijk voorkom je eventuele inductieve pieken daar niet mee.
Ik denk dat het het best is de onderdelen die bleken te werken samen te combineren om het probleem op te lossen.
Interessante metingen.
Het doel was om het gemene positieve piekje op de drain weg te werken, dacht ik?
Kun je dat niet met een veel kleinere condensator over D-S bereiken. Want 100nF, of zelfs 220nF levert best hoge stromen op die ook door de fet moeten worden verwerkt.
Dat zal ik ook nog eens meten, of een weerstand in serie zoals een snubber, dan heb je ook meteen een stroomlimiet.
edit:
Bij deze:
47 Ω gate weerstand, geen diode
0,47nF drain-source
1nF drain-source
10nF drain-source
100nF drain-source
100nF + 47 Ω drain-source
100nF + 10 Ω drain-source
100nF + 10 Ω drain-source met 12V load
De weerstand beperkt het effect wel erg maar met iets als 10 Ω werkt het nog redelijk en heb je toch een aardige stroom limiet (1,2A piek bij 12V moet geen probleem zijn voor de FET)
[Bericht gewijzigd door madwizard op (82%)]
FullPower
De grootste moeilijkheden liggen daar waar we ze niet zoeken. [Goethe]
Die grote C van 220nF over die FET lijkt me GEEN goed idee. Het scoop plaatjes ziet er welliswaar een fraai uit, maar door de FET loopt bij inschakelen nu een DIKKE stroom... (ongeveer Uv / Rdson). Een vrijloop diode zou goed moeten helpen, mits correct geplaatst in de schakeling: tussen drain en de ontkoppeling.
Als het dan langzaam moet kan een serie weerstand met de gate en een capaciteit vanaf de gate naar massa. Of een millercondensator tussen drain en gate (wel gate clampen met zener etc.).
Condensatoren worden in de praktijk wel eens over een tor gezet (veelal met serie weerstand). Dit heet een snubber.
De stroom uit de condensator had ik inderdaad even niet aan gedacht, maar zoals je in m'n vorige post ziet werkt het in snubber-configuratie met 10 Ω ook aardig, en dan is de piekstroom hoogstens enkele amperes, wat de FET zelfs continu zou kunnen hebben.
De vrijloopdiode zit direct tussen drain en ontkoppeling (op breadbord vlak naast de 470nF), maar uit de metingen blijkt dat dit niet genoeg helpt tegen de pieken. Overigens wel enorm bij zwaar inductieve loads, maar dat zal niet verrassend zijn:
3V (0,14A) load, load is iets van 68 of 100uH spoel met 6,6 Ω in serie. 100nF + 10Ω snubber, 47 Ω gate weerstand.
Zonder diode
Met diode
Gate langzamer laten opkomen met een RC zou ik nog kunnen proberen, ik heb wel al verschillende weerstanden geprobeerd, de gate heeft natuurlijk zelf ook al capaciteit.
Op 7 oktober 2007 16:51:54 schreef madwizard:
(...)
390 Ω gate weerstand, diode en ontkoppeling, geen condensator over drain en source
Ook een aardig resultaat maar nog steeds een piek en ringing.
Dat werkt toch prima? Da's eigenlijk ook de oplossing die ik eerder voorstelde.
De overshoot is normaal, dat is de spanningsval over je diode. Over dat beetje ringing moet je je niet teveel zorgen maken. Eventueel de gate-weerstand nog wat verder verhogen, je schakeltijd is nu ruwweg 200ns, je kan dat wel optrekken naar 1µs. Gate-weerstand wordt dan 5x groter.
Sorry beetje late reactie, die opstelling is inderdaad ook redelijk, maar er komt toch wat meer ringing als de drain spanning hoger wordt. Hier nog wat metingen met 12V op een 10 Ω load (zonder gate weerstand, dus wel iets anders dan het vorige plaatje). Misschien dat er met een gate weerstand wat minder ringing is in deze opstelling maar ik wil het schakelen ook niet al te traag maken. Nu is het nog 7kHz PWM maar ik denk dat dit uiteindelijk wel boven het hoorbare gebied (>20kHz) wordt om eventuele hoorbare stromen te voorkomen.
Alleen een diode
100nF+10Ω snubber erbij:
Snubber haalt toch een groot deel van de ringing weg, voor die 5 cent extra is dat wel een goede toevoeging denk ik.
Nog eens, maar dan met een echte spoel (iets van 68-100uH) in serie met 6 Ω load:
Alleen een diode
100nF+10Ω snubber erbij:
FullPower
De grootste moeilijkheden liggen daar waar we ze niet zoeken. [Goethe]
EMC Regel: Maak de stijgtijd van een schakeling / bandbreedte van een schakeling niet groter dan nodig.
Langzaam is beter. Dit impliceert een gate serie weerstand (die samen met de Cgs de flankstijlheid verminderd). Door de slappere flank zal ook de ringing t.g.v. inductieve belasting minder worden.
Een clamp diode aan de uitgang vindt ik de beste oplossing. Dit helpt ook bij afschakelen van inductieve lasten, bij ESD en andere rommel.
Ook vaak wordt er een Transzorb (of zener) toegepast tussen de drain en GND (inplaats van de diode naar de +Voeding). Met behulp van de zener kun je een hogere spanningspiek toestaan, waardoor de energie in de inductieve belasting eerder is weggevloeid.
(Maar je bent natuurlijk vrij om je snubber te gebruiken 
)
Ik was van plan beide te gebruiken, dus zowel een clamp diode naar de voeding om de piek op te vangen, en een snubber om het ringen te dempen. Of is er nog een goede reden om de snubber juist weg te laten? Ik heb het idee dat de diode zelf weinig doet als er ook een snubber op zit en de load maar licht inductief is (alleen van de draden), bij zware inducties heeft het duidelijk wel effect. Hoe dan ook is de diode verstandig als beveiliging.
Een zener tussen drain en GND was een van m'n eerste ideeën, en dat werkte inderdaad erg goed maar ik ben wel bang dat deze te traag reageert (hoewel je dit niet op de scope ziet hoeft dat natuurlijk niets te zeggen). Ik heb ook nog wel wat TVS diodes liggen, kan ik ook nog eens testen.