VHDL if statement vraagje

Hoi

Heeft iemand een idee hoe ik het volgende kan realiseren in VHDL:


if ( A > B ) then
   C <= "100";
else
   C <= "011";
end if;

Let niet op de waarden voor C, deze kunnen anders zijn. Het gaat om het '>' teken. Ik heb voor A en B een vector van 2 bit. Er moet toch een manier zijn om dit in vhdl te doen.

Gewoon zoals je het daar schrijft zou het moeten werken

wel vanboven even use ieee.std_logic_unsigned.all; erbij zetten.

Dank je, is idd de oplossing. Kon het niet vinden in de help van altera. Gebruik tot op heden use ieee.std_logic_1164.all.

Is er een groot verschil tussen deze, of is de een de aanvulling op de andere?

ik zet er die allebei altijd bij.