Quartus II met terasic USB blaster herkent EPM7128LC84-15 niet.

Ik ben op het moment bezig om een klein test bord te bouwen voor een partij EPM7128LC84-15 CPLD's die ik van een partij sloopborden heb kunnen halen.

Na het hele breadbord na te lopen en mee te kijken met een scoop, kom ik er nog niet achter waarom QUARTUS de EPM7128 niet herkent in de JTAG chain.

JTAG is aangesloten op de CPLD als beschreven in AN95 van altera.

De USBblaster die gebruikt wordt, is de DE-nano van terasic. Deze heb ik in alle 4 de mogelijkheden gebruikt.

Nu schijnt het dat deze devices in een JTAG lockout gezet kunnen worden. ( van wat ik op internet kan lezen ) en ze met een altera LP6 Logic Programming card weer in JTAG enabled kunnen worden.

Weet iemand een andere methode om de JTAG interface weer in te kunnen schakelen ?

of iemand die een programmer heeft om van een kleine 60 CPLD's de JTAG lockout te resetten?

Ik zou het zonde vinden om deze CPLD's weg te doen.

Jovak

pech. de versiee die jij hebt is niet in circuit programmable ...

je hebt er nodig met het achtervoegsel S...
dus niet de

EPM7128LC84-15

maar wel een

EPM7128SLC84-15

wat jij hebt kan alleen door een MasterBlaster geprogrammeerd worden.

Het kan bij de SLC variant inderdaad gebeuren dat ze de jtag uitgezet hebben om die poten als i/o te gebruiken. dat kan dan inderdaad alleen gerest worden via een masterblaster. ( das een groot toestel warbij ze de devices programmeren zoals vroeger de eproms. ze zetten ergens 21 volt op ene pin en programmeren ze parallel) masterblasters zijn niet meer te verkrijgen ( de niet S varianten van die epld's ook niet meer trouwens ...

Ik begon dit antwoord al een beetje te verwachten.

Dan ga ik maar op zoek naar een leuke aanbieding voor een andere PLCC CPLD/FPGA. De borden waar ze van afkwamen, had ik gekocht voor de dualported ram en FIFO's die er op zaten. De CPLD's gaan nu waarschijnlijk de vuilbak in.

OF als iemand nog een programmer heeft voor deze uitvoering, wil ik ze ook wel op sturen om dan een leuke voorraad te hebben.

Iemand nog een idee voor alternatief device van altera.

Ik zit vooral met de IO spanningen. Voor mijn applicatie heb ik 5 Volt IO pinnen nodig in verband met het interfacen naar TTL bouwstenen.

Verder moet wil ik het ook nog beetje zelf kunnen solderen. ( liefste PLCC of als het echt niet anders kan, TQPF.

[Bericht gewijzigd door jovak op (28%)]

als je toegang hebt tot iemand met ene hilo (all03 of all07) , dataio (3900 , 2900 of chiplab ) of een dataman programmer dan kan je die in princiepe herprogrammeren.
die machines hebben de routines.

de masterblaster ga je niet vinden. dat was deen isa kaart met een flatcable en ene programmer pod die naar buiten kwam. werkte onder dos ...

Hmm dat is wel heel oud ja.

Ben al aan het zoeken naar een ander alternatief, wat beetje te betalen is en belangrijker, te solderen.

Ik baal alleen, dat digikey beetje de enige leverancier lijkt samen met farnell om te kunnen bestellen in nederland.

En om nu voor een chip van 6 euro ( EPM240 ) dan meer dan 100 euro te moeten bestellen vind ik ook niet echt leuk.

Misschien eens op het werk informeren of ze met een RS / farnell zending mee kunnen laten komen.

Goed,
Ik had dus nog tweemaal een EPM7064SLC44 liggen.

Nieuw bordje gebouwd en na alle verbindingen gecontroleerd te hebben. VCC, GND, JTAG ( TCK, TDO, TMS en TDI ) gecontroleerd te hebben, Ziet de quartus software de EPM7064 nog steeds niet.

de EPM op de Nano van terassic heeft hij wel gevonden, maar wat ik ook doe, Met auto detect krijg ik nog steeds de volgnde melding. 

Unable to scan device chain. Can't scan JTAG chain.

[mode] beetje drietig :( [/mode]

Moet ik nog meer signalen hoog of laag leggen als deze chain wil controleren ?

tdi en tdo heb je toch gekruist hoop ik ?

soldeerbout is nog warm. Effe checke.

Ik zat nu de spanningen te meten.

Op een aantal signalen heb ik 3,3 V in plaat van de 5V die ik verwacht.

Helaas,

Ook met de TDI en TDO verwisselen, blijft de EPM7064SLC44 niet vindbaar.

@free_electron.
Ik heb de CPLD aangesloten als in Figuur 2 van AN95 van altera.
Dit schema is anders dan figuur 427 in "van 1 en 0 tot FPGA"

Morgen weer verder kijken.

[Bericht gewijzigd door jovak op (51%)]