if [conditie] generate

Hallo,

In VHDL kun je doen: if [conditie] generate, hiermee kun je sommige blokken code weglaten als ze niet nodig zijn.

Ik zou voor school graag het matlab fpga equivalent hiervan weten. Ik heb reeds gegoogled en dit niet gevonden (matlab doc is geen hulp).