flipflop vraag

Hallo,

ik heb het boek 'digitale computertechniek'van een paar decennia terug gelezen, en daarin staat het volgende over de JK flipflop:
'Ingangen J en K worden aan elkaar gekoppeld en krijgen een logisch niveau 1 aangeboden. Ook de ingangen Set en Reset krijgen elk een pullup weerstand. Wanneer nu een positieve flank op de Clock ingang komt, zal de toestand van de uitgengen Q en -Q getriggerd worden.'
Dit begrijp ik, en aan de hand daarvan heb ik het volgende schema gemaakt.
Het gaat mij nu even puur om de opstelling rond de 4027, de rest komt later.
Ik heb, zoals in het boek stond, de ingangen hoog gemaakt en een ledje aan de Q uitgang gehangen. Als ik nu echter een puls op de Clock ingang zet, blijft het ledje aan!. Ook als ik hem op de -Q uitgang zet, blijft hij constant aan.

Is het boek goed? En zo ja, waar kan mijn fout zitten?

moeten set en reset wel aan de plus? Is dat het geval, dan moeten J en K waarschijnlijk aan de min, want dan is de logica 'omgedraait'

Set en reset moeten een pulldown weerstand krijgen of aan nul worden gehangen.
Als je set en reset hoog maakt zijn en blijven beide uitgangen hoog, ongeacht status van J,K en clockinput.

[Bericht gewijzigd door Zonnepaneeltje op ]

Op 30 januari 2007 13:30:12 schreef muddyAls ik nu echter een puls op de Clock ingang zet, blijft het ledje aan!. Ook als ik hem op de -Q uitgang zet, blijft hij constant aan.

Is het boek goed? En zo ja, waar kan mijn fout zitten?

Als beide uitgangen hoog zijn is het IC kapot

/q is alijd de inverse van q, behalve bij tri-state

Dat hangt van het IC af. Er is geloof ik geen definitie voor wat het zou moeten doen in zo'n situatie, omdat S en R niet tegelijkertijd hoog mogen zijn. Het kan daarom best kloppen.

pas op, bij de 7476 (TTL J-K flipflop) moet je de /SET en /RESET wel degelijk hoog maken (zijn laag aktief)
bij de 4027 moeten beide laag zijn.

J en K maak je hoog, dat klopt, en dan veranderen de uitgangen steeds als je een klokpuls aanbiedt.
(je hebt een Toggle-flipflop of tweedeler gemaakt.)

@6foot6: als je zowel de SET als de RESET activeert worden de beide uitgangen Q en /Q hoog. da's normaal, staat ook zo in het datablad. 't is alleen geen stabiele toestand, dwz. als je beide tegelijk laag maakt is niet te voorspellen in welke toestand de flipflop dan terechtkomt (welke lijn hoog blijft)

DOM DOM, in het boek gaan ze uit van -S en -R ingangen, terwijl mijn ingangen (cd4027) niet inverterend zijn! Een datasheet doet wonderen.

Move /Digitaal...

nooit te oud om te leren

Op 30 januari 2007 13:30:12 schreef muddy:
Hallo,

ik heb het boek 'digitale computertechniek'van een paar decennia terug gelezen, en daarin staat het volgende over de JK flipflop:
'Ingangen J en K worden aan elkaar gekoppeld en krijgen een logisch niveau 1 aangeboden. Ook de ingangen Set en Reset krijgen elk een pullup weerstand. Wanneer nu een positieve flank op de Clock ingang komt, zal de toestand van de uitgengen Q en -Q getriggerd worden.'

grrrrrrr. das een dikke fout in dat boek. smijt dat weg , stook het op, shame on whoever wrote that...
overgieten met een liter 'naft' , steek het in brand de assen die over schieten een meter of twee diep begraven en na een jaar of tien kn je daar dan patatten planten. tmeeste gevaar is dan wel geweken.

niet ALLE JK fliflops werken op die manier. ( niet met die combinaties ) . Je moet kijken in de datasheet van je JK flipflop welke combinatie je nodig hebt.

De J en K ingangen worden gebruikt om aan te geven wat je verlangt van de flipflop.
De flipflop voert die opdracht uit wanneer er ene clockpuls binnen komt. en voor de ene flifplop kan dat een laag-hoog overgang zijn (stijgende flank of rising edge of posedge) terwijl het voor ene andere een hoog laag overgang kan zijn ( dalende flank of falling edge of negedge genoemd)

daar j en k twee digitale signalen zijn , denk aan '2 bits ' zijn er dus 2^2 combinaties : 4 combinaties

- doe niets ( HOLD mode )
- maak Q hoog ( set mode )
- maak Q laag ( reset mode )
- inverteer Q ( toggle mode genoemd )

wat de binaire combinatie is voor elk van die toestanden vind je in de datasheet. en die is NIET voor alle JK flipflops gelijk. kijk maar eens bij een 74109 of 74107 of 7476 ... der zit verschil op !

  
74109               7476
JK                  JK
00  - RESET         00  -HOLD
10  - TOGGLE        10  - SET
01  - HOLD          01  - RESET
11  - SET           11  - TOGGLE

opletten geblazen dus !!!!!!

de J en K ingangen moet je dus zien als een keuzeselector. door de niveaus op die ingangen bepaal je wat de flipflop moet doen.
die opdracht wordt uitgevoerd als er een clockpuls binnkomt

de SET en RESET ingangen werken ZONDER clockpuls en hebben VOORRANG op de J en K en clockpuls.

hier moet je opnieuw kijken in de datasheet van je chip wat de combinaties zijn en wat ze doen.

ah, daar komt een fout naar boven. Bedankt voor die info.

Het werkt inmiddels wel met de S en R naar de gnd.

Ik heb alleen nog wat last van contactdender maar dat los ik zo wel op.

[Bericht gewijzigd door muddy op ]