Hallo.
Ik heb een DRAM chip. Deze wordt elke seconde een keer of 60 uitgelezen(alle bytes sequentieel achter elkaar). Klopt het dan dat ik geen refreshes moet doen gezien dit automatisch gebeurt door de uitleesroutine?
free_electron
Silicon Member
Professioneel ElectronenTemmer - siliconvalleygarage.com - De voltooid verleden tijd van 'halfgeleider' is 'zand' ... US 8,032,693 / US 7,714,746 / US 7,355,303 / US 7,098,557 / US 6,762,632 / EP 1804159 - Real programmers write Hex into ROM
neen. refresh moet vele sneller gebeuren
SparkyGSX
Een manager is iemand die denkt dat negen vrouwen in één maand een kind kunnen maken
Van wikipedia:
"Typically, manufacturers specify that each row should be refreshed every 64 ms or less, according to the JEDEC (Foundation for developing Semiconductor Standards) standard."
http://en.wikipedia.org/wiki/Dynamic_random_access_memory
Dat is dus minimaal ~16Hz, maar er staat me iets van bij (van erg lang geleden) dat 60Hz redelijk gebruikelijk was.
De technologie is hier ook op verbeterd. Maar als je een bit uitleest dan refres je ook de bit. Anders zou de geheugen condensator onmiddellijk worden ontladen door het uitlezen.
Wanneer je echt alle bits 60 keer per seconden gaat uitlezen (als dat mogelijk is) dan is er volgens mij geen refresh nodig.
MVG
Ojeke
[Bericht gewijzigd door ojeke op (25%)]
Squant
A byte walks into a bar and orders a pint. Bartender asks him "What's wrong?" Byte says "Parity error." Bartender nods and says "Yeah, I thought you looked a bit off."
Op 2 maart 2009 00:44:57 schreef Uranium:
Hallo.Ik heb een DRAM chip. Deze wordt elke seconde een keer of 60 uitgelezen(alle bytes sequentieel achter elkaar). Klopt het dan dat ik geen refreshes moet doen gezien dit automatisch gebeurt door de uitleesroutine?
Een link naar de datasheet zou handig geweest zijn. Bij oude FPM/EDO DRAMS is het verhaal als volgt: als je een RAS doet dan wordt die gehele row actueel gemaakt. Wanneer je RAS deselecteert is de gehele row gerefreshed.
Bij SDRAMS zal het niet veel anders gaan, maar deze hebben self refresh modus wat handig kan zijn.
Sommige DRAMS zijn idd 64ms refresh, maar met de nieuwe geometrieen is dat 8ms, raadpleet de datasheet.
Vraagje, die 60Hz. Is dat voor een display controller?
Ja dat is voor display controller. De refresh cycle moet op 20Hz minimaal, ik was enkel niet zeker of uitlezen ook zou tellen als een refresh. Dit moet dus kunnen.
rew
four NANDS do make a NOR . Kijk ook eens in onze shop: http://www.bitwizard.nl/shop/
Wordt 60x per seconde 1 byte of 60 x per seconde ALLE bytes uitgelezen?
De refresh tijden varieren enorm. Vroeger had je 1mbit drams die 1024x1024 celletjes hadden. Die moest je dan iedere zoveel tijd 1 rij refreshen zodat je na 1024x alles had refreshed. Toen er 16mbit drams kwamen, werd het ineens 4096x4096 celletjes, dus pas na 4k refresh cycles was de boel allemaal gerefreshed. Om te voorkomen dat steeds grotere tijd aan refresh moest worden besteed, zijn de fabrikanten een refresh tijd per row van steeds langer gaan specificeren, zodat het aantal refresh cycles per seconde ongeveer constant blijft.