FPGA Quartus tool "met voorbeeld voor starters".

Ik heb een uitgebereide voorbeeld met de Altera Quartus tool geschreven om nieuwe gebruikers te helpen bij hun eerste stappen van de FPGA's of CPLD's. Bedoeling is ook om in deze topic vooral Quartus problemen/en of gebruik te bespreken. Als eerst voorbeeld heb ik een schema entry volledig uitgewerkt hoe je moet te werk gaan om je eerste compilatie en programatie uit te voeren.

Omdat alles nog maar juist online staat op mijn speciale web pagina staan we zeker nog heel veel type fouten in zonder dan nog de spel fouten te tellen. Ik ga in de loop van de volgende dagen nog wel een en ander aanpassen alsook een verilog versie neerpennen. Het heeft geen zin de totale inhoud van mijn web pagina hier neer te pennen want dat is veel te lang.

Zijn er bijkomende vragen dan kan ik dat hier aanvullen maar zal ik ook het web gedeelte wel update houden.

Tracht deze topic dan voor te behouden voor de Altera tool en aanverwante problemen. Het heeft geen zin om hier ook Xilinx problemen aan te halen, die kunnen dan ook beter in een afzonderlijke topic.

De link vind je terug in mijn signature maar ook hier

Ongelofelijk, je blijft maar bezig he? ;). Hartstikke gewaardeerd hier! Goed werk.

Mijn tentamens zijn weer even achter de rug. Ik blijf het druk houden maar ik zal nu eens meer richting het afmaken van de FPGA board gaan en dan zal ik ook mooi eens Quartus gaan bestuderen, gezien die hier al een tijdje ligt stof te happen :P. Zulke tutorials komen goed van pas. Bedankt!

Vandaag heb ik een hele boel type fouten eruit gehaald en hier en daar wat bijgewerkt. Ik maak nog wel extra pagina's hoe je een archive file moet gebruiken. Ook de werk methode om al je pinnen die je eens toegekent hebt direct over te nemen bij het maken van een nieuw project. Blijkbaar is dit ook een struikelblok bij starters. het spreekt vanzelf dat je project nooit kan werken als de aansluitpinnen niet overeen komen met je getekend schema.

Verilog starter voorbeeld komt ook nog aan de beurt. Samen met een mix tussen schema entry en verilog.

Best af en toe even refresch drukken om de web pagina te vernieuwen zodat je wel de laatste versie ziet en niet deze die eventueel nog in je cache zit van vroeger.

Misschien een beetje off topic, maar ik zou graag wat willen beginnen spelen met FPGA's,
Welk,en liefst niet te duur, experimenteer bordje raad jij aan ?
En waar bestel ik dit het beste ?

Thanks in advanced.

Op 18 november 2007 00:07:56 schreef Eagle666:
Ongelofelijk, je blijft maar bezig he? ;). Hartstikke gewaardeerd hier! Goed werk.

Mijn tentamens zijn weer even achter de rug. Ik blijf het druk houden maar ik zal nu eens meer richting het afmaken van de FPGA board gaan en dan zal ik ook mooi eens Quartus gaan bestuderen, gezien die hier al een tijdje ligt stof te happen :P. Zulke tutorials komen goed van pas. Bedankt!

eerst alvast de laatste downloaden ( 7.2) het gaat hard bij altera.. let wel op: de download nu is 1.7 Gigabyte ...

Op 18 november 2007 17:50:40 schreef free_electron:
[...]eerst alvast de laatste downloaden ( 7.2) het gaat hard bij altera.. let wel op: de download nu is 1.7 Gigabyte ...

Hé, vakantie geweest? De versie 7.2 gebruiken we toch al verschillende weken....

Op 18 november 2007 18:07:50 schreef fotoopa:
[...]Hé, vakantie geweest? De versie 7.2 gebruiken we toch al verschillende weken....

twas tegen eagle666. 7.2 is nog maar goeie maand of zo uit. dus dikke kans dat ie nog 7.1 of 7.1 sp1 liggen heeft. -> direct 7.2 downloaden.

@free_electron

Sorry, verkeerd gelezen en weer te rap geweest.

Maar ondertussen heb ik de uitleg op de webpagina wat bijgewerkt met een restore project uitleg. Nu is er eerst een keuze pagina. Hierdoor kan ik beter de items wat gaan uitsplitsen en kan de nieuwe gebruiker sneller naar zijn info navigeren. De volgende uitleg wordt een detail step by step voor het overnemen van je hardware pinnen om een nieuw aan te maken zonder dat je alles opnieuw moet ingeven. Het is wel allemaal al besproken geweest maar op deze manier blijft het meer samen en sneller vindbaar. Niemand lees toch al de topics die al voorbij zijn, bewijs de steeds wederkerende vragen. Maar dit hebben we in alle topics en alle rebrieken.

@Mr. Digital
Dat is een vraag die beter in de CPLD/FPGA voorbeelden topic kan gesteld worden gezien dit niet met de Quartus tools te maken heeft.

@FE: Bedankt, je had gelijk, ik heb hier 7.1 liggen. Ik pluk de nieuwe wel eerst.

edit: Ehm hoezo is versie 7.2 1.7Gig? Heb je het over de volledige versie of de gratis Web editie? Die laatste is nml "maar" 768MB.

[Bericht gewijzigd door Eagle666 op (45%)]

Op 19 november 2007 00:41:17 schreef Eagle666:
@FE: Bedankt, je had gelijk, ik heb hier 7.1 liggen. Ik pluk de nieuwe wel eerst.

edit: Ehm hoezo is versie 7.2 1.7Gig? Heb je het over de volledige versie of de gratis Web editie? Die laatste is nml "maar" 768MB.

ah,juist. de web ed. is kleiner. ik heb de full version ( ik heb keys )

Ik weet niet als de versie 7.2 echt belangrijk is als je geen Windows Vista gebruikt. Ik merk dat Altera ergens een memory lek heeft in deze versie want regelmatig laat hij het afweten, iets wat ik niet zo direct ondervonden heb met de voorgaande 7.1 versie. De 7.2 draait wel op mijn laptob onder Vista maar ik verwacht nog wel voor het einde van het jaar een update precies omdat er nogal wat onregelmatigheden in voorkomen. Maar voor onze hobby projecten maakt het allemaal niet zoveel uit.

De fullversie kan beter zijn daar kan ik mij niet over uitspreken.

Alvast mijn gewaardeerde dank voor fotoopa en free_electron dat jullie bereid zijn jullie kennis te delen met andere mensen.

Ik ben ook FPGA aan het toevoegen aan mijn kennis en wil dit via zelfstudie doen.

Ach het is om beginselen te leren dus lijkt mij web of full versie niet zoveel uitmaken.

Ik was effe in de war.

Je moet de web edition hebben. Voor de full heb je de hardware sleutel nodig ( een sentinel op usb ) de full is veel groter omdat er veel meer ip blokken en megawizards inzitten. En daar betaal je natuurlijk voor. Ik weet niet of je een web-key kan gebruiken op de full. Ik vermoed van wel.

7.1 Sp1 heeft vervelende problemen met de simulator. de waveform viewer ( niet de waveform editor , maar de viewer die simulatieresultaat toont ) crasht af en toe het systeem. Er zit ook een probleem bij incremental compilation. daar ontstaat een memory leak wat na een 50 tal compilaties de boel ook laat crashen.

bij 7.2 is dat opgelost.