DCDC converter: uitgangsimpedantie uitreken.

Dat van "de helft" snap ik niet. Er moet 29nC aan lading de gate op gepompt worden. Ik raak iets van de ENERGIE kwijt omdat die 29nC op 11.1V eindigt en niet op 11.4V, maar die hele 29nC moet op de gate terecht komen en dat kost 29nC uit de condensator.

Ik heb in het verleden zitten rekenen met "charge sharing" tussen de boost condensator en input condensator van de mosfet, dat geeft een aardig "orde-van-grootte" getal, maar zoals ik het nu uitreken moet veel nauwkeuriger zijn.

Dat eigen gebruik, daar kan ik voor vinden: 0.2mA (max). Als we dat met 100ns vermenigvuldigen hebben we iets van 20pC. Ja, dat is verwaarloosbaar.

Lastig rekenen (ze geven de verkeerde getallen op) Ze zeggen max 3mA stroomverbruik uit HB "operating at 500kHz". Ik denk dat we dat moeten zien als 3mA * 1 us = 3nC per schakelcyclus voor "intern gebruik". Tien keer minder dan wat de mosfet nodig heeft, maar leuk om eens uit te rekenen.

Dan over die 29nC: Volgens mij moet dat iets zijn als delta_VGate * C_ISS + delta_VDS * C_OSS = 10V * 1.4nF + .137nF * 48V = 20nC.

Ik heb even Advanced power technology van Microsemi er bij gepakt, en volgens mij overschat ik zo de total gate charge omdat ik de drain-source capaciteit meeneem, terwijl dat niet moet. Raar.

Dan: Het lijkt er op dat de schakelnode dus een beetje blijft "plakken": een hogere dan verwacht capaciteit naar aarde heeft. Ik heb een polygon op m'n print, ik schat ongeveer 250 vierkante mm oppervlak. Als de andere kant van de print (voor AC) geaard is, dan komt dat volgens [url]een calculator[/url] op zo'n 1.4pF. Kunnen we hebben. (we hebben 100x meer in ieder van de twee mosfets zitten).

Volgens mij wordt het tijd voor een reality check: de geplande oplage van dit product zal behoorlijk groot moeten zijn om de geïnvesteerde ontwikkeltijd terug te verdienen met die besparing van dat $3 DCDC chipje met terugkoppeling.
Je kunt natuurlijk een deel van die kosten afschrijven op training en studie, maar toch...

Ik heb een antal uren niets anders gedaan dan denken.

Ik heb een deel van de impedantie gevonden.

Bij nul uitgangsstroom is de stroom door de spoel een driehoek rond de nul A. Als de top mosfet uitgaat, zal de switchingnode in de deadtime naar -0.6V gaan. Idem bij het uitgaan van de bottom fet, maar dan naar VIN+0.6.

Het effect is dat beide deadtimes voor gemiddeld 50% tellen: mooi 0.5 * Vin op de uitgang.

Nu /met/ belasting: de stroom is altijd positief, dus nu trekt de SW node steeds naar de -0.6V tijdens de deadtime. beide deadtimes tellen nu voor de SW-laag mee! Met bijvoorbeeld 200ns / 4us is dat 5% oftewel 2.4V aan spanningsverschil!!

Dit zijn geen verliezen maar gedraagt zich als een anders ingestelde pwm-verhouding.

In werkelijkheid zal het effect iets kleiner zijn dan zo voorspeld: de werkelijke transitietijd telt niet als deadtime.

Dat gezegd zijnde, heb ik zoals fatbeard ook al voorstelt even het gewone dcdc-chip traject weer ge-evalueerd. Op twee manieren ben ik op de lm5415 LM5145 uitgekomen. Ziet er veelbelovend uit. Die kost maar eur 1. En dat is maar 0.5 meer dan de LM5109 driver die ik anders nodig heb.