Attenuatie van 36V PWM signaal

De AD8061 en 'last van capaciteit' doen vermoeden dat het om behoorlijk HF gaat?
Welke parameters van wat voor signalen wilt u precies waarmee meten?

Heb je geen weerstand vergeten aan de - ingang van de AD8061 die de versterking bepaalt?

Ik vraag mij af of je wel een TLP3475S vandoen hebt, de spanning van 5 ->36V is op de +ingang 0.6 -> 5V, dat zal goed werken bij open gain van de AD8061.

We praten hier over 0-36V/100kHz en 0-5V/2MHz. Dus nog niet echt HF...

Ivm die TLP3475S, die staat er om juist die attenuation te maken voor de ingang van die AD8061, zodat die bij de 36V range niet boven de 5V uit komt.
Bij de 5V range is de 10K dan kort gesloten door TLP3475S.

In het werkelijke schema staan er ook nog 2 diodes om die spanning te beperken. Deze hebben echter geen invloed op het signaal.

Wat invloed heeft is het capacitieve gedrag van de TLP3475S wanneer deze open is. Als we die door een normale relais (pickering 0.1pF) vervangen komt ons signaal nu wel goed door.

Maar we werken niet graag met echte relais. Indien geen andere oplossing, zullen we toch moeten.

Op dinsdag 10 september 2024 10:32:43 schreef Gortige:
We praten hier over 0-36V/100kHz en 0-5V/2MHz. Dus nog niet echt HF...

2MHz is wel hf

Wat invloed heeft is het capacitieve gedrag van de TLP3475S wanneer deze open is.

Als je de datasheet bekijkt zie je dat de capaciteit tussen in en uitgang zo'n 12 a 20pF is, dat is redelijk veel, op 1MHZ en 15pF is de impedantie zo'n 11kΩ

Wat wil je precies meten? (de pwm freq/duty cycle en/of de spanning zelf?)

Een 5V 2 MHz PWM signaal kan, stel dat de resolutie 8 bit is, zeker frequenties bevatten tot 512 MHz.
Dat is in de UHF band, en een bepaald ongebruikelijk breedbandig signaal.

Juist termineren en daarna een voor de toepassing gepast laagdoorlaatfilter met een relatief hoge impedantie lijkt hier de weg om te gaan.

100 kHz is ook hoog, maar zal met snelle hardware nog wel met redelijke resolutie in een interrupt of timer van een µC te vangen zijn. Verzwakken met een gecompenseerde verzakker, gevolgd door een snelle comparator.

In beide gevallen geldt dat er in de gebruikelijke systeemimpedanties al snel redelijk wat energie achter zal zitten. Iets om rekening mee te houden, die kan mogelijk niet ongestraft gereflecteerd worden terug naar de bron.

Beide signalen (afwisselend?) op 1 ingang te willen meten lijkt onnodig lastig.
En nogmaals de vraag, gaat het om de informatie in de duty cycle, of om lastiger parameters als de amplitude, jitter, etc. ?

Het gaat hier idd over het meten van de Duty cycle. De amplitude is wordt hier niet gemeten. We hebben die wel nodig om ongeveer de toggle levels in te stellen van de comparator (Vlh/Vhl).
We weten idd dat we hier flanken mogen verwachten en dat de signal integrity hier van belang is. Maar we zijn niet uit naar 100% absolute accuracy met een nauwkeurigheid van 0.01%. Als we al stabiel kunnen meten met 1% is dit reeds een goed begin.

We gaan wrs met een mechanische relay werken en zo die capacitieve load (12-20pF) overkomen (Pickering 0.1pF).
Deze 2 ranges gaat dan wrs een optie zijn in de BOM van de PCB en blijven bij een standaard een vereenvoudigd schema (0-5V) wat het veel makkelijker maakt kwa opzet.

Maar mocht er iemand een andere optie zien dan het kortsluiten van de weerstand van de spanningsdeler, altijd welkom.

Alvast bedankt voor de reacties!

Je kunt overwegen altijd te verzwakken, en in het geval van het 5V ingangssignaal te extra te versterken door de terugkoppeling van je ingangsversterker aan te passen.

Omdat die versterker een veel lagere uitgangsimpedantie kan hebben is de capaciteit van je schakelaar dan veel minder belangrijk.

Als je toch de spanning niet meet waarom maak je geen tussentrap met een schakeltransistor, het het spanningsverschil van 5V en 36V valt dan weg.

Het schema is niet volledig wat het enigszins moeilijker maakt om de gedachtegang te volgen, bv. welke voedingsspanningen die HA5001 krijgt.
Een relais lijkt mij zo traag en ouderwets..

ff het schema.
Dan is het duidelijk voor jullie.
R46/R47/R48 is niet bestukt. Deze dienen voor een andere opamp.
Waarom die verzwakking? Juist omdat we de toggle levels willen kunnen instellen op de stijgende en dalende flank.
Dus een signaal aftoppen is geen optie.

Het is bepaald een wild stuk elektronica. Sommige keuzes, zoals al de FET schakelaar over de bovenste weerstand van de deler in plaats van naar GND, zou ik beslist zo niet maken, maar dit soort extreem breedbandige signalen is ook niet mijn terrein. De flipflop lijkt traag.

Als u iets zou kunnen vertellen over de context of toepassing, waar komt het signaal vandaan en waar moet het naartoe, dan zou dat het project beter voorstelbaar maken, met betere antwoorden tot gevolg.
Mijn gevoel blijft dat een LPF en "LF" adc in veel gevallen tegen verhoudingsgewijs weinig tijd en kleine kosten een hoop te bereiken zou zijn.
Als dat niet kan dan lijkt het wensen van succes en wijsheid de beste optie

[Bericht gewijzigd door Aart op vrijdag 13 september 2024 10:52:56 (18%)]

Mijn insteek zou zijn om eerst te verzwakken en dan (in het geval van 5V en 12V signalen) passend te versterken.
Een vaste verzwakker is perfect te optimaliseren en versterken is met 2MHz goed te doen (zonodig in meerdere stappen); er zijn speciale instelbare versterkers voor precies dat doel.

Een alternatief voor de versterker zou het bijregelen van de threshold spanningen kunnen zijn: met een 5V signaal houd je nog 700mV over om te beoordelen, ik weet niet of dat voldoende marge geeft.
Voordeel van deze setup is dat er alleen een vaste verzwakker in het signaalpad zit die je perfect kunt optimaliseren.

Ik begrijp ook de gedachtegang van de schakeling niet.
Misschien eens onderzoeken wat Fatbeard schrijft.

Wat direct opviel is de 27K aan de THS4221 pin5 opamps terwijl dat een NC pin is, nergens aan verbonden, ook de pinnummers kloppen niet

De gebruikte ingangsbuffer (ha9p5002) is niet rail-to-rail. Sterker nog, de uitgangsspanning kan prima clippen op negatieve voeding+5V. Dan hou je met een 5V ingangsignaal letterlijk 0V signaal over.

Dus die is hier sowieso ongeschikt.

Het gaat hier over PWM metingen:
Requirements:

• 2 ranges (0-5V en 0-36V)
• Input high impedant (input opamp)
• 0-5V = 2MHz
• 0-12V = 500kHz
• 0-36V = 100kHz
• output gaat naar FPGA pin (counter) 0.1% resolutie bij 100kHz, 2% resolutie bij 2MHz

Ben akkoord met eerst signaal te verzwakken en daarna te versterken.
Wat stellen jullie dan voor als "Een vaste verzwakker is perfect te optimaliseren" rekening houdend dat je ingang hoog impedant moet zijn?

Ivm die weerstanden, die zijn er om een andere opamp te testen en is niet nodig voor THS4221 (zie vorig bericht). THS4221 is een SOT 23-5 package op een SOT 23-6 footprint. Pin 5 (SOT23-6) is hier niet aanwezig (waarop die weerstand is aangesloten) => compatiebel (reeds bewezen in de proof of concept).

Ik zat net te denken: Als je nu gewoon een "wide range" input gebruikt?

Dat kan bijvoorbeeld een gewone tor zijn met een voorschakelweerstand.

Als de input echt heel hoog-impedant moet zijn, dan moet je het eerst door je opamp circuit halen.

Dat "requirements" puntje "input high impedant" is "te vaag". Dat moet "input current < xxx " zijn om daar technisch mee verder te kunnen.

Als je toch die opamp nodig hebt, kan je overwegen om dat ding als comparator te schakelen met een threshold van 2.5V. Maar of je 36V PWM signaal laag genoeg gaat weet ik niet. Ook weer niet gespecificeerd.

Dit zijn een aantal mogelijkhede om het zonder een schakelbaar threshold niveau te doen. Gebruik je een comparator met open drain output (TLV1861?) kan je hem makkelijk een 5V of 3.3V logisch signaal laten geven. Als je dan de comparator gebruikt en 2.5V werkt als threshold voor 36V niet, dan maak je de spanningsdeler dus zodanig dat ie schakelbaar is tussen 18, 6 en 5V. Gewoon extra "down" weerstanden bijschakelen. Dus b.v; 18k als "up" weerstand met 36V voeding, 18k "down" weerstand. Dan reken je de volgende weerstand uit als: 36V/6V = 18k / (18k // Xk), Hier komt dan 4500 Ohm uit (als ik het niet verkeerd gedaan heb). Voor je 2.5V threshold krijg je dan de optie om de down van de 6V al dan niet aan te laten staan.

Voor die 4500 ohm kan je besluiten 4k7 te gebruiken. Even narekenen of dat voldoende ditcht bij de 6V oplevert voor jou.

Als je niet vastzit aan de FPGA (voor andere dingen) en deze PWM meting is "hoofddoel" van wat je aan het maken bent, over weeg dan eens te kijken naar de STM32F334. Die heeft een "high res timer". Dat ding haalt iets van 217 ps resolutie (tenopzichte van de 10000 ps die je nu haalt: bijna 50x beter )

Je wil 0.1% resolutie op 100kHz, en 2% op 2MHz. Als ik er even vanuit gaat dat dat timing resolutie is wil je dus op 10ns nauwkeurig de dutycycle/pulsbreedte meten.

Dat betekend dat je ingangstrap een bandbreedte van meer dan 100MHz moet hebben.

Dat kan natuurlijk (een goede oscilloscoop kan het ook) maar is niet triviaal.

En hoog impedant tot 100MHz? Minder dan 10pF ingangscapaciteit is niet heel realistisch, en 10pF op 100MHz is al 160ohm.

Oftewel, je hebt veel nauwkeuriger specificaties en een veel nauwkeuriger ontwerp nodig.

Hey,
Merci voor alle bedenkingen.
Akkoord dat de specs wat te hoog gegrepen zijn. Die zijn nu bijgesteld.
Ivm die 2 ranges, we hebben een compromis gevonden waarbij 36V niet gebufferd is en de 5V range wel.
Waarom?
Die hogere spanningen komen bij ons meestal van drivers => sterk genoeg om een deler te driven.
Die lagere spanningen zijn wel gebufferd omdat die van een zwakkere pin kunnen komen.

Op maandag 16 september 2024 12:51:46 schreef blurp:
Je wil 0.1% resolutie op 100kHz, en 2% op 2MHz.

De TS wil het dacht ik een FPGA in sturen. Dan is een 100MHz klok niet zo raar.

Maar met zeg een PICO (gewoon een 125MHz ARM processor) durf ik die specs ook nog wel aan. Gewoon een seconde lang op max snelheid if (hoog) inc X if laag inc Y. Ik denk dat ik 62.5MHz ga halen dus na een seconde is X+Y 62500000. De resolutie haal ik dan wel.

De nauwkeurigheid zal bij PWM frequenties die een precieze deler zijn van die 62.5MHz mogelijk iets minder zijn. Maar TS specificeert resolutie en niet nauwkeurigheid.

Om die nauwkeurigheid te halen, zou je de exacte meetmomenten moeten definieren. Mag de threshold voor het 36V niveau op 5V liggen of moet dat perse op 18V Hoe nauwkeurig moet die 18V dan zijn? Wat zijn de flank-tijden? Wat is de invloed van de spanningsdeler samen met de trace- en input-capaciteit van de FPGA?

Maar gezien "fpga" dan zou het kunnen dat de TS iedere periode los wil kunnen digitaliseren en dan verder verwerken. Dan werkt mijn truuk van een seconde lang meten niet. Maar als ik met PIO op de RP2040 op 62MHz kan samplen kom ik een heel eind in de richting. Oh. Als ik de input capture van de timer kan gebruiken haal ik gewoon 125MHz....

Als je nu gewoon die 1K5 weerstand weglaat?

Dan gaat er 30V/10k = 3mA door je beveilings diodes en heb je helemaal geen relais nodig.

I.p.v. die diodes is een TVS misschien beter geschikt. Die 3mA moet wel ergens blijven, maar ik vermoed dat de rest van de 5V rails die 3mA wel nuttig kan gebruiken.