Kleine buck converter op pcb ontwerpen

Op donderdag 5 maart 2026 13:47:43 schreef hardbass:
Soms is een goed geplaatst ononderbroken ground plane op een andere laag een betere oplossing dan gefragmenteerde koperzones op dezelfde laag.

TS heeft, net als ik een vrijwel ononderbroken groundplane op de achterkant ("andere laag"). En "zat" vias naar de achterkant.

Voor HF moet je je niet te veel voorstellen van het groundplane op de voorkant.

Op donderdag 5 maart 2026 16:50:28 schreef rew:
[...]
Ik doe volgens velen absurd veel vias, maar VEEL minder dan jij.

Oké, ik heb ze in aantal gehalveerd.
Eerst zaten ze in een 2.54mm raster en nu in een 5.08mm raster

Jouw switchnode bevat twee via's, dat is 'not done' vanwege de extra impedantie die dat oplevert. TexasInstruments heeft ook via's in die node, maar dan wel een heleboel meer...

Als je C5 en C11 180° draait kan de spoel zonder via's worden aangesloten; als je ook de cluster C2/C7/C10 180° draait kan de hele lus kleiner worden.

Nu is het op 500kHz nog niet zo kritisch als op 2MHz, maar ik heb meer dan voldoende ellende meegemaakt door nèt-niet-goede layout.

Zo heb ik een ontwerp door de keuring gekregen door twee condensatortjes van de onderkant naar de bovenkant van de (multilayer) print te halen en zo de via's te elimineren, scheelde 15dB in emissie...

Ik zie wat je bedoelt, maar als ik beide C clusters 180° draai, dan zitten de grounds van die twee clusters juist weer verder uit elkaar. Is dat dan niet erg?
De datasheet gebruikt 8 kleine via's ipv 2 grotere.

Ik heb van dit soort dingen echt niet genoeg kennis om zelf een goede keuze te maken..

In de voorbeeldlayout van TI leggen ze kennelijk prioriteit bij de ontkoppeling van Vin en Vout in plaats van bij een SW net zonder via's. Zonder dat voorbeeld zou ik ook kiezen voor een SW net zonder via's, dus zoals fatbeard het omschrijft. Maar die lui bij TI hebben vast een goede reden om het zo te doen.

e: de voorbeeldlayout gaat uit van een 4 layer board, want SW is bij hun een internal layer.

[Bericht gewijzigd door PE9SMS op vrijdag 6 maart 2026 09:11:18 (13%)]

De input- en output lussen mogen best enige afstand hebben: de meest 'gemene' stroom loopt in de outputlus, de input lus is een stuk 'rustiger'; bij een boostconverter is dat andersom.

Elke via is een zelfinductie, dus meer via's = lagere zelfinductie omdat ze parallel staan; de grootte ervan is minder relevant.
Voor DC kun je de optimale grootte uitrekenen: de dikte van het koper in de via is grofweg 80% van de koperdikte van de buitenlagen...
Via's in de switchnode voegen wel inductie toe maar helpen niet in de energie-opslag.

Elke mm² koper = capaciteit, dat maakt een switchnode trager (= meer dissipatie) en vergroot de kans op ongewenste resonanties; die kunnen uiterst hardnekkig zijn.
Waarschijnlijk daarom ligt die doorverbinding in het TI voorbeeld op laag 2 en niet aan de andere kant: minder capaciteit omdat de afstand tot het GNDplane groter is.

De spoel moet zowel de DC stroom als de rimpelstroom (typ 25% van de uitgangsstroom) verwerken, en daar wordt-ie warm van.
Met een DC weerstand van 0.126Ω is dat in jouw geval prima te overzien, maar wel iets om rekening mee te houden als je voor grotere stromen gaat ontwerpen. Een ander ding is de verzadigingsstroom van de spoel: daar wil je te allen tijde onder blijven...

Verder: een afgeschermde spoel straalt beduidend minder dan een 'gewone' spoel (dûh).
En last but by nomeans least: het kernmateriaal moet voor de werkfrequentie van de switcher geschikt zijn, er is ooit een hele batch afgekeurd omdat de co-maker een andere spoel (zelfde inductie, zelfde afmetingen) had ingekocht omdat de juiste ff niet beschikbaar was...

De lol van de vias (zelfinductie) in de SW node is... dat daar toch al een L in zit. En die L heeft een parasitaire weerstand, De parasitaire weerstand van het spoortje via de achterkant valt in het niet bij die van de spoel. Kortom, volgens mij is zo de juiste afweging gemaakt: De lussen klein en laag-ohmig, ten koste van de SW node waar een beetje extra L en R niet veel uitmaakt. capaciteit-naar-aarde op de SW node is wel ongewenst. Sommige mensen geven het baantje dan wat extra afstand naar het ground plane. Ik denk dat de capaciteit die je daarmee wint verwaarloosbaar is. Maar als je wilt kan dit ook nog.

Nu vergeet je gemakshalve dat SW ook onderdeel is van een lus.

Voor EMC maakt het niet veel uit of de lus gevormd word door het spoortje (SW-pin)-(spoel) of door (uitgans-C)-GND, Kirchhof zorgt erwel voor dat in beiden dezelfde (AC) stroom loopt.

Ik heb beide opties getekend;
Mét vias in de SW:

Zonder via's in de SW:

Ik heb geen idee wat beter is.
Kan ze natuurlijk allebei laten maken, maar EMI metingen kan ik niet doen..

Als je nu de cluster C2/C7/C10 180° draait en onder L1 zet (of gewoon naar links schuift) ben je klaar: dan heb je een zeer compacte switchnode én een goede uitgangsontkoppeling.
Zoiets dus:

Dan kun je de elko's etc ook verder naar links plaatsen voor een nóg compactere layout.

Oke:

Als je nu nog L1 90° draait kun je de uitgangscondensatoren ernaast zetten, en is de hele lus van U1-L1-C2 voornamelijk de lengte van de devices, en minimaal sporen.

Maak die lus zo klein mogelijk, dan past er ook geen ground-vlak in, en heb je al die via's eromheen ook niet nodig

Ohja, leg R3 aan de andere kant van R4. Nu heb je daar een los groundvlakje, dat bovendien meestuitert met de stroom door U1-L1-C2. Dat wil je niet als referentie gebruiken.

En: Leg C5 zo dicht mogelijk tegen de Vin pin. C5 is de bulk capaciteteit die de meeste AC-stroom de switcher in moet leveren, dus daar loopt de meeste stroom. Niet door C10, die doet relatief gezien niets.

Je zou de GND van C5 onder L1 door aan de ground van C2 (en U1) kunne knopen. Dan heb je waarschijnlijk de kortste lussen die mogelijk zijn. Via's naar het ground-plane op bottom aan de buitenkant van de lus plaatsen, als er nog een via in de lus past is de lus te groot.

[Bericht gewijzigd door blurp op vrijdag 6 maart 2026 16:29:35 (34%)]

Die laatste mist belangrijke vias bij de vin condensatoren.

Een best wel nuttige application note over spoelen in buck-regelaars: https://fscdn.rohm.com/en/products/databook/applinote/ic/power/switchi…

Een net schema begint bij fatsoenlijk ontworpen symbolen. Het begon hier met een schema waar de pinnen in dezelfde volgorde als het IC zitten. Dat is vrijwel altijd een slecht begin (Ik den dat dit van easyeda is?) Daar was al snel wat in verandert (Aanpasen en zelf maken van symbolen en footprint (Wa's da in goei NL?) is een essentieel onderdeel van een goed printen teken programma.

Even erbij gehaald wat er in KiCad zit:

Kijk dat ziet er fatsoenlijk uit. GND aan de onderkant, ingang links boven, en uitgang en wat erbij hoort rechts.

Verder heb ik het heel lang vaag gevonden wat nu precies de ontwerp critera zijn voor een goed print ontwerp. Tot ik een keer een verhaal las over "Hot loop" (Hete lus?). En dat was zo logisch dat ik het ineens begreep.

Optimaliseren voor lage EMI, moet je rekening houden met hoe stromen veranderen in een schakeling. Een draad met een DC stroom is geen probleem, een draad waar stroom snel geschakeld word it wel een probleem. En er zit een snelle dikke schakelaar in dat kleine IC. (500kHz, en iets met harmonischen ...).

Als de schakelaar "aan" staat, gaat er stroom van Vin naar de spoel.
Als de schakelaar "uit" staat, dan wordt stroom door de spoel in stand gehouden door de diode (geintegreerd, of synchroon schakelaar).

In bijde gevallen gaat de stroom door de spoel. Waar de spoel precies zit is dus niet zo heel belangrijk.

Vin, komt van de ingangs consensator, de voeding zit ver weg. Die ingangs condensator moet dus dicht bij het IC zitten, en het printspoor moet zo dicht mogenlijk bij het stroom pad liggen dat door GND weer terug naar die condensator gaat. Dit is verre weg het belangrijkste punt om te optimaliseren, omdat hier de volle stroom elke keer aan / uit gaat.

De andere "hot loop" tussen schakelaar, spoel en uitgangs condensator is een stuk minder kritisch, omdat vanwege de spoel de stroom in deze lus relatief langzaam verandert. Maar het blijft goed om het oppervlak tussen de spint sporen hier ook zo klein mogenlijk te maken. Hoe meer oppervlak in de lus, hoe beter het werkt als een "raam antenne".

Volgend punt is de terug koppeling. Je wilt geen invloed van spannings val over print sporen, dus de spannings terugkoppeling met een apart spoor vanaf de uitgangs condensator nemen is goed.

Als de spannings deler hoog ohming is, dan is het knooppunt tussen de twee weerstanden en de FB pin ook hoogohming. Zet bijde weerstand zo dicht mogenlijk bij de FB pin, en de ondersten pin direct naar GND. (Ook weer het lus oppervlak minimaliseren).

Verder is de kwaliteit van de componenten belangrijk. Lage ESR, iets van "solid polymer" is goed, maar wel wat duurder als elco's.

Printjes zijn eind vorige week binnen gekomen;

Print bestuckt:

En hij werkt perfect!
Ook nog even met de scoop gekeken en de voedingslijn ziet er prima uit, weinig ruis en zeker geen pieken.

De waarden van die elco's zijn niet helemaal als in het schema, ik was vergeten ze te bestellen en deze had ik liggen

Er zat overigens wel een routing fout op Maar niet in het voedingsdeel. Gelukkig op te lossen met een scherp mesje. Wie ziet hem?

Wat mij aan je schema niet is opgevallen is dat je geen gat hebt laten maken.

In de PICO-W handleiding staat dat je niets onder de antenne moet doen. Tijdenlang dacht ik zoals jij dat "geen sporen en zo" voldoende was. Maar bij nogmaals aandachtig lezen denk ik dat ze bedoelen: Zelfs geen print!

In kicad zit een pico-W footprint die ook aangeeft dat er niets mag in het stuk waar jij 5V/A/B .... weggepoetst hebt.

Daar heb je dus ook groundplane, dus als die footprint klopt, dan heb je zo dus minder goede RF performance dan wat zou kunnen.

Als je zoals hier de pico van de ene kant naar de andere doet, dan kies ik tegenwoordig voor een print van 51mm hoog.

Leuk om het resultaat te zien en te horen dat het werkt!

Wat betreft dat gat, misschien kun je een module vinden met een ufl connector. Dan kan je een externe antenne gebruiken mocht het echt een probleem zijn.

De pico-W bestaat voorzover ik weet niet in "met UFL connector".

Mijn ervaring is dat het wel werkt. Maar dus mogelijk minder ontvangst.

Ik had, ondertussen met uitsparing in de print, de antenne naar beneden op de print gezet. De print staat "in normaal bedrijf" verticaal. Dan blijkt dus dat "op de tafel" iets van 10 dB minder ontvangst oplevert dan 10cm hoger.

Ondertussen de print opnieuw ontworpen en nu met de antenne naar boven. (De print, met PICO aan de onderrand van de PCB is ontworpen toen "pico-W" nog niet bestond.

Wel mooi dat je iets werkends gemaakt heb. Gefelicteerd daarmee.

Ik ben wel nieuwschierig hoe het process is gegaan van:

Na wat zoeken komt de tps45202 in beeld.

Zelf ben ik ook al heel lang af en toe aan het snuffelen naar zoiets, om een uC vanaf een 24V lijn te laten draaien. Deze TPS kost USD 1.17 bij Digikey, en bij andere winkels zal het niet veel anders zijn.

https://www.digikey.com/en/products/detail/texas-instruments/TPS54202H…

En eigenlijk vind ik dat best veel geld voor zo'n klein en best wel eenvoudig chipje.
Bij mijn eigen zoek tochten kwam ik al een paar keer de AP64060 tegen van "Diodes". Deze kost bij TME 53ct, en zakt tot 22ct bij 3000+.

https://www.tme.eu/nl/katalog/?queryPhrase=ap64060

Als je er een paar wilt maakt het allemaal niet zoveel uit. Een euro meer of minder om je eigen project aan te slingeren is niet zo relevant. Maar ik wil er gelijk 100 ofzo hebben, Ik probeer met mijn hobby projecten ook te dromen om printjes nog eens commercieel te verkopen, en dan zijn zulke prijs verschillen ook best belangrijk.

Op dinsdag 24 maart 2026 03:58:23 schreef Kortsluiting_Online:
Ik ben wel nieuwschierig hoe het process is gegaan van:

Ik gebruik regelmatig TI chips voor kleine DC/DC voedingen. Er zijn inderdaad goedkopere chipjes. Ik denk dat je chinezen kunt vinden die in volume onder de 10ct zijn.

Maar je moet het ook nog ontwerpen en debuggen. En misschien ben ik extreem goed (denk het niet) maar ik heb nog nooit een probleem gehad met een TI-chip. En het ontwerp rolt met een paar klikken uit Webbench.

Dat scheelt uren werk, die je met 20ct verschil per chippie (want TI devices krijg je ook voor 30ct als je er 10000 koopt) inderdaad pas bij 10.000 stuks terug kunt verdienen. Uren die je moet investeren voordat je uberhaupt een werkende proto hebt, laat staan enige zekerheid of je product ooit gaat verkopen...

Los van het feit dat de meesten van mijn klanten van te voren al weten dat ze er hooguit 1000 per jaar gaan verkopen.

Op dinsdag 24 maart 2026 03:58:23 schreef Kortsluiting_Online:
Bij mijn eigen zoek tochten kwam ik al een paar keer de AP64060 tegen van "Diodes".

De AP chips zijn soms compatible met TI chips, soms met een hernummering van de pins (1<->4, 2<->5, 3<->6).

Ik koop sommige chips met een rol tegelijk bij TI. Dat is dan goekoper dan digikey. Vele malen goedkoper. Andere zijn juist bij LCSC goedkoper dan bij TI. Ik snap niet hoe dat kan, maar het is zo.

Ik kwam op deze chip door een tip van chatGPT. Omdat het een chip van een gerenommeerd merk is verwacht ik dan ook dat het wel goed zal zijn.
De kostprijs was voor mijn doel laag genoeg en de specs waren goed genoeg. Dat samen met een goede datasheet en leverbaarheid maakte de keuze af.
Dat gezegd hebbende, als men hier had geroepen dat chip xxx veel beter geschikt was voor mijn doel, dan had ik waarschijnlijk een andere keuze gemaakt.

@rew Ik interpreteerde het leeg houden van de ruimte om de antenne ook als 'geen koper'. Je kunt het ook interpreteren als helemaal niks.. Een gat dus. Ik vraag me af of dat echt een merkbaar effect heeft op de prestaties. Wellicht iets voor een volgende versie om wat mee te doen

Of het iets uitmaakt hangt van de afstand tussen de antenne en jouw PCB af: als het 'koud' op elkaar ligt is er een effect door de veranderde µ_r van de antenne; voor 'het onderste uit de kan' kwa bereik is een gat dus wel aan te raden.
Een GND plane op welke laag dan ook onder de antenne is een absolute nono.

Op dinsdag 24 maart 2026 03:58:23 schreef Kortsluiting_Online:
En eigenlijk vind ik dat best veel geld voor zo'n klein en best wel eenvoudig chipje.

Zo'n chippie is helemaal niet zo eenvoudig. Er wordt met hoge spanningen en grote stromen gewerkt, letterlijk op de vierkante millimeter. Het heeft best wel ff geduurd voordat dit soort chips beschikbaar kwamen, zó eenvoudig is die techniek niet.
In 1970 kostte en 2N3055 nog 9 gulden en een analoog ic-tje tussen de 5 en 15 gulden. Reken er wat inflatie bij en de complexiteit van zo'n TPS54202 en hij had ook zo maar 50 euro kunnen kosten.