Kleine buck converter op pcb ontwerpen

ik heb even gekeken naar het circuit van het demoboard. In revisie A gebruiken ze 10µF/50V + 100nF/50v aan de ingang; aan de uitgang hangt 3x10µF/25v. Alles keramisch! Ik heb niet gekenen of het demoboard de tps54202 tot z'n maximum gebruikt.

In de datasheet staan richtlijnen voor de pcb-layout (blz. 20, §7.4.1), die tips worden opgevolgd door een globaal uitgewerkt voorbeeld, dat voorbeeld volgen kan best wel een handige methode zijn als je zelf een print ontwerpt. Je voldoet aan de richtlijnen en je komt ook gelijk goed uit met je ontwerp (geen onnodige jumpers of onnodig van laag verwisselen). r

hierboven: afb. 7-16 uit de datasheet. Een voorbeeld (nouja meer dan dat) van de pcb layout.

Je kan bij de design files van en demoboard meestal/altijd een geheel uitgewerkte pcb-layout vinden, misschien ook nog wel interessant!

Hopelijk heb je wat aan deze info! Succes!

Op dinsdag 3 maart 2026 12:45:10 schreef Rob W.:
Ik had de vref verkeerd, die is geen 0,8V maar 0,696V.

Ik vermoed dat er ERGENS zo'n spanning verkeerd staat. En wel in de buurt van de datasheets van deze chipjes.

Op stackexchange was er iemand die precies 0.8/0.696 maal z'n verwachtte spanning vond op de uitgang van zijn DCDC. Dus ik gecontroleerd dat zijn chipje inderdaad de andere VREF had. En inderdaad. Dus ik een comment geplaatst. Reactie: je lult uit je nek, d'r staat toch echt de andere waarde! En toen ik het nogmaals opzocht had ie gelijk.

Misschien zijn er chipjes (chipnummers) die enorm op mekaar lijken voor mensen met dyslexie oid.

Dus nu hebben we alletwee die 0.8/0.696 fout een keer gemaakt. (En toch: die gast op stackexchange waarschijnlijk toch ook!)

Je kunt de EN beter los laten hangen. Als je hem al hoog trekt mag die niet hoger dan 7V.

Ja, dat was het plan. Maar op sommige chips uit de familie moet je hem WEL hoog trekkten voordat de chip iets gaat doen. Dus in het schema staat "*" als waarde, wat de TS voor "DNM" / "Do Not Mount" gebruikt.

Op dinsdag 3 maart 2026 12:45:10 schreef Rob W.:
@mnm ik denk dat je gelijk hebt :) Ik had de vref verkeerd, die is geen 0,8V maar 0,696V.

Nope, ook niet goed! De datasheet van de TPS54202H zegt:

0.596V dus.

Het enige wat mijn stagiaire doet is mijn stoel inpikken zodra ik even opsta, dus meestal zitten we gezellig samen op 1 stoel of zit ze bij mij op schoot. :-)

Nou, ik heb dat layout voorbeeld uit de datasheet erbij gepakt, en op zijn kop gedraaid :+ En ook de tips van (o.a.) hardbass.
En dan het volgende ervan gemaakt:

Bovenin is de aansluiting voor de inkomende spanning. De plus zit rechts.
Uiteraard word alle lege ruimte gevuld met groundplane. Ook op de onderzijde, met stitching. ( een zooi via's in een raster om de boven en onder plane te verbinden.) Daarmee worden alle GND verbindingen wel zo kort als het maar kan, denk ik?

C8 en C13 zouden niet allebei geplaatst hoeven worden. Ik volg de tip van REW om hem optioneel voor of na de ferrietspoel te zetten. R5 is inderdaad optioneel.

En ik vind het echt top zoals er wordt meegedacht! Ben ik heel blij mee :)

Op woensdag 4 maart 2026 12:31:52 schreef MNM(tm):
[...]
Nope, ook niet goed! De datasheet van de TPS54202H zegt:
[bijlage]
0.596V dus.

Ja, typo van mij.. Had nu wel met de juiste waarde gerekend. Gelukkig.

Ik zou de feedback liever buitenom leggen. Dat scheelt twee GND vias in het kritische net/kring. Ik zou een GND plane leggen.

Is het bewust dat de twee terugkoppelweerstanden een verschillende maat hebben?

Buitenom als, onder R4 door, om R3 naar de rechterkant van C7?

Groundplane komt er zeker, boven en onder. Maar dat leek me voor het zicht nu niet zo handig.

Die verschillende maten was een beetje wat er te krijgen was. Ik zocht 1% weerstandjes van de juiste waarde. Zo kwam ik op verschillende packages.

Buitenom als beginnend bij C7 en dan iets naar beneden. Des noods in de buurt van de twee weerstanden over de achterkant naar R4. (maar met slim herschikken van de twee weerstanden krijg je die "via de achterkant" volgens mij ook wel weg.

Ik zou inderdaad een grond vlak maken en de onderkant van je FB divider (R5) aansluiten met een eigen via op het grondvlak. Nu wiebelt FB mee met <stroom door Cuit>*<weerstand van via aldaar>

Oh, en het spoor tussen SW en de BOOST-cap binnendoor leggen. Spoortje naa enable mag buitenom, desnoods met een via, is niet kritisch. Eventueel onder een van de FB-weerstanden door leggen (kan prima met 0603 en groter)

[Bericht gewijzigd door blurp op (37%)]

Ik heb meestal maar 1 draadje op de achterkant. en die gaat RUIM buitenom van de ene kant naar de andere kant.

Dit is hoe ik hem heb.

Ohja. Aan de maat van de spoel te zien: Heb je wel een groot genoege spoel? (hmm. Ik mik op 3A, als jij met 0.5A genoegen neemt kan een kleinere vast ook ok zijn).

Dubbelcheck: De saturatie-stroom moet minimaal 50% hoger liggen dan de verwachte stroom aan de uitgang. (misschien is die 50% iets ruim).

Dit is wat ik nu heb;

Met nog wat kleine wijzigingen die ik heb afgekeken van REW zijn voorbeeld.

D4 is geen onderdeel van de converter maar van de afnemer. Het enigste spoor van de converter op de achterkant loopt van sw naar de spoel. Ruim voldoende via's naar het groundplane aan de onderkant.
Ik ben benieuwd wat het gaat worden als ik hem ga testen :)

Spoel is inderdaad klein en is gespecificeerd op 1,9A, dat is inderdaad erg krap. Ik heb een andere gevonden die marginaal groter is en 6A kan hebben. Ik zal die plaatsen. (ETQP4M220YFN van Panasonic)

Waarom zo ontzettend veel via's?

1. Het kost niks :+
2. De hele GND is lekker laagohmig.
Volgens mij heeft het alleen maar voordelen, maar ik kan het fout hebben ;)

HF stromen nemen niet altijd de kortste geometrische route. Ze volgen de weg met de laagste impedantie, en bij hoge frequenties betekent dat meestal de directe retourstroom onder het signaalspoor via het referentievlak.

Als je grote koperoppervlakken of vlakken maakt die worden onderbroken door sporen, componenten of sleuven, kan de retourstroom gedwongen worden om omwegen te maken. Daardoor ontstaan grotere stroomlussen, wat kan leiden tot meer EMI, overspraak en slechtere signaalintegriteit.

Een groot vlak toevoegen is dus niet automatisch de juiste oplossing. Het is belangrijk dat het referentievlak continu blijft onder kritische signalen zodat de HF retourstroom een korte, lage-impedantie route kan volgen.

In dit soort layouts zie je vaak dat signalen door het vlak snijden of dat er smalle "nekken" in het koper ontstaan. Dat kan de retourstroompad verslechteren. Soms is een goed geplaatst ononderbroken ground plane op een andere laag een betere oplossing dan gefragmenteerde koperzones op dezelfde laag.

Ik zou gewoon de datasheet namaken, die mannen hebben dit allemaal al verzonnen.

Het kan wel degelijk nadelen hebben. Heb daar al eens een uitleg over gezien op YouTube. (Moet ff terug zoeken naar die video.)
Wat denk je ermee te bereiken? Anders gezegd: welk 'probleem' denk je ermee te voorkomen / op te lossen?
Is het een PCB met meer dan twee koperlagen?

Op donderdag 5 maart 2026 13:46:23 schreef Rob W.:
1. Het kost niks :+

Mee eens.

Vroeger waren de chinese boeren iets van: "Minder dan XXX vias per vierkante meter is "normaal" en doen we gratis. Wil je er meer dan mag je dokken.". Dus het kost de chinezen wel degelijk iets, maar tegenwoordig zo weinig dat het gezeik om er geld voor te vragen meer kost dan "gewoon doen".

Ik doe volgens velen absurd veel vias, maar VEEL minder dan jij.

Maar goed. Heeft waarschijnlijk geen zin om er nu wat aan te gaan doen.

Op donderdag 5 maart 2026 13:47:43 schreef hardbass:
Soms is een goed geplaatst ononderbroken ground plane op een andere laag een betere oplossing dan gefragmenteerde koperzones op dezelfde laag.

TS heeft, net als ik een vrijwel ononderbroken groundplane op de achterkant ("andere laag"). En "zat" vias naar de achterkant.

Voor HF moet je je niet te veel voorstellen van het groundplane op de voorkant.

Op donderdag 5 maart 2026 16:50:28 schreef rew:
[...]
Ik doe volgens velen absurd veel vias, maar VEEL minder dan jij.

:D
Oké, ik heb ze in aantal gehalveerd.
Eerst zaten ze in een 2.54mm raster en nu in een 5.08mm raster

Jouw switchnode bevat twee via's, dat is 'not done' vanwege de extra impedantie die dat oplevert. TexasInstruments heeft ook via's in die node, maar dan wel een heleboel meer...

Als je C5 en C11 180° draait kan de spoel zonder via's worden aangesloten; als je ook de cluster C2/C7/C10 180° draait kan de hele lus kleiner worden.

Nu is het op 500kHz nog niet zo kritisch als op 2MHz, maar ik heb meer dan voldoende ellende meegemaakt door nèt-niet-goede layout.

Zo heb ik een ontwerp door de keuring gekregen door twee condensatortjes van de onderkant naar de bovenkant van de (multilayer) print te halen en zo de via's te elimineren, scheelde 15dB in emissie...

Ik zie wat je bedoelt, maar als ik beide C clusters 180° draai, dan zitten de grounds van die twee clusters juist weer verder uit elkaar. Is dat dan niet erg?
De datasheet gebruikt 8 kleine via's ipv 2 grotere.

Ik heb van dit soort dingen echt niet genoeg kennis om zelf een goede keuze te maken..

In de voorbeeldlayout van TI leggen ze kennelijk prioriteit bij de ontkoppeling van Vin en Vout in plaats van bij een SW net zonder via's. Zonder dat voorbeeld zou ik ook kiezen voor een SW net zonder via's, dus zoals fatbeard het omschrijft. Maar die lui bij TI hebben vast een goede reden om het zo te doen.

e: de voorbeeldlayout gaat uit van een 4 layer board, want SW is bij hun een internal layer.

[Bericht gewijzigd door PE9SMS op (13%)]

De input- en output lussen mogen best enige afstand hebben: de meest 'gemene' stroom loopt in de outputlus, de input lus is een stuk 'rustiger'; bij een boostconverter is dat andersom.

Elke via is een zelfinductie, dus meer via's = lagere zelfinductie omdat ze parallel staan; de grootte ervan is minder relevant.
Voor DC kun je de optimale grootte uitrekenen: de dikte van het koper in de via is grofweg 80% van de koperdikte van de buitenlagen...
Via's in de switchnode voegen wel inductie toe maar helpen niet in de energie-opslag.

Elke mm² koper = capaciteit, dat maakt een switchnode trager (= meer dissipatie) en vergroot de kans op ongewenste resonanties; die kunnen uiterst hardnekkig zijn.
Waarschijnlijk daarom ligt die doorverbinding in het TI voorbeeld op laag 2 en niet aan de andere kant: minder capaciteit omdat de afstand tot het GNDplane groter is.

De spoel moet zowel de DC stroom als de rimpelstroom (typ 25% van de uitgangsstroom) verwerken, en daar wordt-ie warm van.
Met een DC weerstand van 0.126Ω is dat in jouw geval prima te overzien, maar wel iets om rekening mee te houden als je voor grotere stromen gaat ontwerpen. Een ander ding is de verzadigingsstroom van de spoel: daar wil je te allen tijde onder blijven...

Verder: een afgeschermde spoel straalt beduidend minder dan een 'gewone' spoel (dûh).
En last but by nomeans least: het kernmateriaal moet voor de werkfrequentie van de switcher geschikt zijn, er is ooit een hele batch afgekeurd omdat de co-maker een andere spoel (zelfde inductie, zelfde afmetingen) had ingekocht omdat de juiste ff niet beschikbaar was...