digitaal gestuurde labvoeding

Ik heb LTspice ook eens gedownload na het registeren van een account. De sim die ik normaal gebruik heeft er (helaas) geen switchers inzitten. 'k moet alleen nog wat tijd stoppen in het leren omgaan met dat ding. Multisim ken ik door en door.

Tegen die tijd eens kijken wat ik voormekaar kan krijgen, misschien wel met een switchertje van LT

@stijn: daar is de lineare naregeling voor

@magic: het is een belabberd programma qua gebruiksvriendelijkheid, maar je kunt er wel betrekkelijk makkelijk en snel mee simuleren.

LOL ik had het net al grommend aan de kant gegooid precies om die reden. Is toch erg jammer, ik geloof dat het qua simlatie een goed dingetje is, maar omg de gebruikersinterface is er op gemaakt gebruikers te frustreren. Hun manier van bedienen zou me heel veel moeite gaan kosten om daar aan te wennen.

[Bericht gewijzigd door Henry S. op donderdag 25 maart 2010 01:41:52 (32%)]

Op 24 maart 2010 22:44:37 schreef danielbakker:
@stijn: daar is de lineare naregeling voor

Die lineaire naregeling is veel te traag om die naaldpulsen weg te filteren.
Je kunt met een audio versterker ook geen zendereindtrap boosten (Of je moet VLF gaan werken ).
Je zou een opamp moeten gebruiken met een gigantische slew rate en de doorlaat transistor zou een ingangscapaciteit van bijna nul moeten hebben. Heb je ooit zo'n powertor gezien?
Over instabiliteit zal ik nog maar niks zeggen, maar je moet wel bedenken, dat je in feite een tegengekoppelde versterker aan het maken bent.

Opampjes zullen het probleem niet zijn hoor. De FET Cdg/Cds helaas wel. Toch verzwakt de lineair de pieken aanzienlijk, alleen niet goed genoeg. Als je twee lineairen in serie zou zetten zou het misschien wel acceptabel kunnen zijn. Maar dan ben je weer nagenoeg terug bij af qua nodeloze dissipatie.

Tevens merkte ik dat een stevige FET driver de demping van die spikes positief beinvloed. De driver fungeert in feite als een sink voor die spikes door Cdg.

Edit: Je opmerking over opampjes zou kloppen als de load in de regellus zou zitten ipv in de drain leiding. Met een zwevende NMOS 'high' side regulator heb je nagenoeg geen spanningszwaai aan de opamp uitgang.

[Bericht gewijzigd door MagicBox op donderdag 25 maart 2010 00:36:55 (19%)]

In princiepe gedraagt een lineaire voeding zich geheel als een OpAmp voeding, waarvan de uitgang maar naar één kant uitslaat. Een voeding kun je geheel als een OpAmp beschrijven, zie het HP Powersupply Handbook (HP AN90B even googelen))

Ik heb 'm gelezen ja, maar dan van Agilent. Een heel leerzam stukje text en gewoon vrij te vinden/downloaden

Zij beschreven inderdaad dat principe dat een lineraire PSU gewoon een opamp equivalent circuit is. Maar ja, je komt dan uit bij de response en snelheid van de doorlaat FET en niet zo zeer de response van de sturende opamp. Als je die in het juiste domain dimensioneert en een geschikt type gebruikt, kun je met gemak bandbreedtes van enkele 10tallen megahertzen halen. Powerfets op een dergelijke frequentie aansturen.. tja.. da's een heel ander verhaal. Dus jammergenoeg hebben dergelijke driver opampjes een lokale feedback C nodig om het klapperen/ooscilleren van de doorlaat tor tegen te gaan. Mijn inziens is de powertor de grote bottleneck in de lineaire regulator wat regelbandbreedte betreft.

Edit: Doorgaans gebruikte ik IRFxxx hexfets om mee te simuleren, ik find dit erg fijne FETs in gebruik, ook op breadboard doen ze't goed in regelkringetjes. Maar of het de meest ideale types voor lineaire regeling zijn weet ik niet.

Misschien zijn lineaire bilaterale FETs zoals audio FETs beter geschikt, maar die hebben dacht ik grotere capaciteiten en dus een lagere bandbreedte.

[Bericht gewijzigd door MagicBox op donderdag 25 maart 2010 12:43:07 (19%)]

Ben ik met je eens. Ik doelde ook op dat oscilleren.
Toch heeft de slew rate ook een grote invloed; als die te laag is kan de OpAmp echt de spikes niet meer volgen, ook al zouden de ingangs variaties klein zijn. Bovendien gaat de layout eisen meer op een microgolfsysteem lijken.
Maar de powertor/FET is inderdaad de grootste bottleneck.
Ik heb eens geprobeerd met AN90B in de hand een constant current supply te maken: JAMMERLIJK!! Was wel in de tijd dat er alleen nog powertorren waren. Ik geloof dat ik de 40411 gebruikt heb, indertijd een duur ding van meer dan 20 gulden.

Ik kreeg net een helder lamp moment (nee niet buizen) gebaseerd op wat ik geconstateerd heb in de diverse simulaties.

Ik ga eens een cascode PMOS voor de doorlaat FET zetten. De cascode FET krijgt dan een stevige gate driver. Deze toevoeging zou de spikes aanzienlijk moeten kunnen absorberen. Dit zou dan als een soort 'bliksemafleider' moeten fungeren

Ik hou jullie op de hoogte.

Op 24 maart 2010 22:55:32 schreef MagicBox:
LOL ik had het net al grommend aan de kant gegooid precies om die reden. Is toch erg jammer, ik geloof dat het qua simlatie een goed dingetje is, maar omg de gebruikersinterface is er op gemaakt gebruikers te frustreren. Hun manier van bedienen zou me heel veel moeite gaan kosten om daar aan te wennen.

[off topic]
LTSpice is inderdaad lastig om even onder de knie te krijgen, maar als je het eenmaal doorhebt, dan zijn veel dingen heel snel en simpel te simuleren. Let vooral op het gebruik van de F-toetsen, deze maken het gebruik al een stuk gemakkelijker
[/off topic]

Op 25 maart 2010 12:56:39 schreef MagicBox:
De cascode FET krijgt dan een stevige gate driver. Deze toevoeging zou de spikes aanzienlijk moeten kunnen absorberen.

Je hebt het over de lineaire regeling, toch?

Ik heb daar volgende bedenking bij: hoe je de eind-FET ook aanstuurt, het is en blijft een spanninggestuurde weerstand, die samen met de belasting een spanningsdeler vormt, en waarbij het regelmechanisme er voor zorgt dat de spanning op het knooppunt van die twee weerstanden overeen komt met een referentiespanning.

Laten we het eenvoudig houden, en een simpele ohmse weerstand als belasting nemen.
Het enige dat nu nog een bijsturing noodzakelijk maakt, is een wijziging van de ingangsspanning. Bij een traditionele opzet is dat de 100Hz-rimpel over de buffer-elco, een gevolg van het feit dat de elco door een gelijkgerichte sinusspanning bijgeladen wordt. Zelfs een slome opamp heeft er weinig moeite mee, dat te corrigeren.

Als er echter scherpe spikes op die buffer-elco terecht komen, en het regel-circuit is te traag om tijdig bij te regelen, komen die zonder pardon op de uitgang terecht. We hadden immers twee weerstanden --de FET en de belasting-- die een spanningsdeler vormen, remember?
Een uitgangscondensator zal zonder twijfel een deel van de piek opvangen, maar meestal neemt men die niet groter dan nodig.

Dan de vraag: hoe wil je met "een stevige gate driver" bovenstaand probleem oplossen? Ik raak er niet uit...

Natuurlijk begrijp ik dat simpel gezien het een regelbare weerstand is. Maar dat is niet de werkelijkheid, daar hebben we met capaciteiten tussen drain/gate, gate/source te maken. Een spanningssprong op de drain loopt via Cdg naar de gate toe en bijdraagt aan een momentele gate charge.

Als de load hoogohmig is, zou er volgens het spanningsdeler principe haast geen spikes zichtbaar moeten zijn, maar de ohmse load impedantie heeft geen enkele invloed op de grootte van de spikes. Zolang de FET uit het lineaire gebied is (voldoende Vds) dan heeft de spanning op de drain nagenoeg geen invloed meer op de stroom. Met andere woorden, de gate spanning/charge is geheel bepalend voor de stroom. Daarmee kan ik verklaren dat een sterke gate driver variaties in de gate charge (door Cdg) kan opvangen.

Dat is teminste zoals ik er tegen aan kijk

Edit: Even een testopstelling gemaakt om duidelijk te maken wat ik bedoel:

De functiegenerator fungeert als uitgang van een switcher. Hij heeft een inwendige weerstand van 0 ohm dus hij is handig om een voedingsuitgang met een ripple te simuleren.

De IRFP140 laat ~ 1.8A door bij een gate spanning van 4V in dit voorbeeld. De scoop laat de gate spanning op de gate na de gateweerstand zien. Zoals je ziet, toont die de spikes die overéén komen met de 'omslagpunten' van de zaagtand die boven op de 20V drainspanning is gesuperponeerd.

Image update: Het orange signaal geeft Is weer, in de scoop is dat 1mV = 1A.

Edit: Grappig is, dat je voor de stroom na de spike deze stroom heel langzaam ziet teruglopen, in het plaatje verloopt 'ie 1 pixel. Dit is wat ik bedoelde met de Ids/Vds kromme, deze zit nu in het niet-lineaire gebied, en die kromme is niet 100% plat, en dat zie je dus terug in die lichte afval van de stroom. De variatie correspondeert met de afval van de zaagtand (de lange, niet-steile flank)

Nog een edit (lol): Als ik de gateweerstand weghaal, dan is de oragne lijn nagenoeg plat en is een zeer verwakte replica van de zaagtand. Hoe platter Ids/Vds zou zijn, des te zwakker de zaagtand zou worden.

Ah, bon. Je bedoelt dus dat de paracitaire capaciteiten het probleem dat ik hierboven schetste nog verergeren, en juist dat wil je tegengaan?
Maar dan ben je d'r nog lang niet. Ofwel maak je de regelkring snel genoeg om doeltreffend te reageren op snelle spikes aan de ingang - de kans is groot dat je dan een oscillator ipv. een voeding gebouwd hebt. Of je laat het wat trager verlopen, en plaatst een flinke uitgangs-condensator - ook niet ideaal.

Ik zou simpelweg een afdoend L/C-filter tussen de schakelende voorregeling en de lineaire eindregeling plaatsen. En dan heb ik het over minimaal 100µH en 1000/uF.

Juist ja, de parasitaire capaciteiten gooien de lineaire regeling dus aardig op zijn kop. Als ik de gate weerstand zou laten zitten, en de gate met een 100nF naar de massa doorlus, dan is het euvel ook verholpen, de spikes gaan dan direct door Cdg en de 100nF naar de massa waarbij de gate charge zelf ongemoeid wordt gelaten. Maar goed, dat maakt het voor de lineaire regelaar weer zo makkelijk

Ik zal eens kijken wat ik met een LC combinatie kan doen, ik heb wel gemerkt in eerdere experimenten dat ik dan laagfrequente sinusachtig spul op de drain krijg, maar omdat dat laagfrequent is heeft de lineaire regeling er veel minder moeite mee dat in de pas te houden.

Ik zal eens kijken wat ik met een LC combinatie kan doen, ik heb wel gemerkt in eerdere experimenten dat ik dan laagfrequente sinusachtig spul op de drain krijg

De resonantiefrequentie van de L/C-kring, veronderstel ik. Bij 100µH/1000µF zit je op ±500Hz. Dat moet de regelkring aankunnen.

Dat kan goed kloppen, alleen vat ik niet hoe dat kan; de bron is 100KHz, de basis frequentie. De pieken zelf bevatten harmonischen vele malen hoger... maar lager? Nu weet ik wel dat een blokgolf een optelling is van de basis frequentie met al zijn harmonischen..

Afgezien van dat raadsel ben ik wat meer gaan nadenken over de FET met zijn transfer kromme. Hoe lager de stroom (relatief) des te platter de kromme bij voldoende Vds. Ik denk dat met de juiste keuze van de FET ook goed kan bijdragen aan het minimaliseren van die rommel. Nu is de truuk een juiste FET te zoeken. Door meerderen parallel te zetten en per tor een lagere stroom te hebben is die kromme ook platter te krijgen. Ik ben benieuwd of er FETs zijn waarbij die practisch recht is.

Nou.. het heeft even geduurd maar ik ben dan toch tot een schema voor de lineaire trap gekomen. Althans, voor een regelbare voeding tot 20V/10A. Als je verwacht dat het een schema is met een opampje en een torretje, dan heb je't mis.

Het is verdorie haast een audioversterker achtige schakeling geworden, alleen met een bandbreedte van ~5MHz zelfs bij relatief grote capaciteiten over de uitgang.

Er is slechts ~ 20mVpp ripple bij volle belasting als er een switcher op 200KHz voor zou zitten met een ripple van 2Vpp, zonder LC filter. Met dat er bij dan komt er helemaal niets meer door.

Het is zowel een source als sink uitgang, alleen op die manier kon ik bandbreedte handhaven met uitgangscapaciteit. Het ding is stabiel in het volle bereik van 0 - 20V ongeacht de load tot max 10A.

Overkill? Misschien, maar het is wel een lineair die vrij bruut is kwa regelkracht. Een loadsprong van 0 - 10A op 20V geeft slechts een overshoot van 70mV voor de eerste piek, zelfde bij een sprong van 10 terug naar 0A.

Bij volle belasting dissipeert de dubbel uitgevoerde eindtrap maar 27 Watt, 13.5W per tor (Zie voltmeter over een tor). Er moet worden opgemerkt dat bij normale werking, de PMOSsen eigenlijk geen werk te doen hebben. Zij komen in actie bij een negatieve loadsprong (naar lagere stroom), of als je de control ingang omlaag zou steppen, maar omwille van regelsymmetrie de uitvoering gelijkgehouden aan de N zijde.

Hier dan het schema:

Dit ga ik zeker als basis gebruiken P.S. de 5V bron is de control ingang, afgestemd op een standaard DAC bereik.

Edit: Dit is dus nog zonder stroombegrenzing.. dat moet ik nog uitvogelen hoe ik dat het beste kan toepassen voor dit ding

Even een vraag aan diegenen die 'straks' een digitaal geregelde bankvoeding wil maken:

Wat is de maximale stroom die je van je labvoeding zou willen kunnen trekken?

Ik heb 'm dan wel voor 10A gedimensioneerd, maar dat is voor de meeste toepassingen gewoon overkill. De reden dat ik dat heb gedaan is simpel: Als het zo werkt, dan werkt het zeker voor lagere stromen en kan ik 'm 'downscalen', dus terug naar b.v. 1 geschikte NMOS.

Oh.. zelfde vraag voor de maximale spanning.

10A is natuurlijk altijd leuk, 5A is hier voor de meeste toepassingen genoeg.
Alhoewel 20V bij mij te kort zou komen, ik heb nog wel eens dingetjes als 24V relais e.d. 30V zal misschien mooier zijn!

Maak er 32.768V van, dat maakt het eenvoudiger een binair getal te vertalen naar een uitgangsspanning.

In welk programma simuleer je dat? Ziet er goed uit.

@pros, tehcno: Een prima idee, dan heeft 'ie ook nog wat overvolts bovenop de 30. Als ik nou ook sense leads geef (volgens dat PSU handboek) dan kan 'ie ook de load bedrading compenseren bij grotere stromen, nog op 30V.

@knifter: Ik gebruik Multisim, het werkt zo fijn dat het eigenlijk een digitaal breadboard is voor mij. (PS ja simulatie gaat vaak uit van iedale componenten, maar multisim heeft voor zo goed als alles modellen)

Dus kortom, wat meer spanning, minder stroom. Dus 5A zou ook voor anderen genoeg zijn?

Edit: Ik denk dat ik al weet waar ik de current sense ga plaatsen. Als mijn idee een beetje werkt, dan kan 'ie in CC mode werken zonder dat de uitgangscap de boel verstiert.

Nog een edit: Ik ga 'm natuurlijk ook op een printje opbouwen, de FETs heb ik hier al liggen, de BDs kosten geen drol ik moet alleen kijken waar ik dat opampje kan krijgen.

Dan zal ik hem in de praktijk eens goed doortesten, ik zal vast nog wel wat moeten afstellen om'm in werkelijkheid te laten doen wat 'ie moet doen

[Bericht gewijzigd door MagicBox op zaterdag 27 maart 2010 12:30:20 (19%)]

10A lijkt me meer dan genoeg; als je meer stroom nodig hebt (voor motorsturingen e.d.), zijn de eisen aan de stabiliteit vaak veel lager.

Een voeding met een stroom-sink optie is echt een uitkomst, dat is de feature die ik vaak mis in zelfbouw voedingen.

Wat helemaal geweldig zou zijn, is een symmetrische voeding die ook in CC mode kan werken, waarbij gekozen kan worden tussen verschillende modi:

- beide helften onafhankelijk laten werken, waarbij het dus kan gebeuren dat een van de twee in CC mode staat, en de andere in CV.

- de twee voedingen koppelen, waarbij de spanning altijd tegengesteld blijft, ook als een van de twee in CC mode gaat.

- misschien (als iemand er een zinnige toepassing voor kan bedenken) een mode waarbij de som van de stromen constant blijft, of het geleverde elektrische vermogen.

Een ingang voor modulatie lijkt me ook geweldig, zodat je een functiegenerator o.i.d. aan kunt sluiten. Als het dan ook nog mogelijk zou zijn die referentie gebruiken voor CV of CC mode, is het echt een enorm veelzijdig ontwerp.

Voor die laatste optie zou het eigenlijk wel weer mogelijk moeten zijn om de uitgang zowel positief als negatief te laten gaan.

Zomaar een paar wilde ideeën...

EDIT: ik snap op zich wel waarom de meeste mensen een analoge control loop willen houden i.v.m. de reactietijd, bandbreedte, etc., maar als je een fatsoenlijke DSP neemt in plaats van een zielige microcontroller, zou het op zich best snel genoeg kunnen zijn. Het voordeel van zo'n systeem, is dat je verschillende regelmethoden zou kunnen implementeren, die je selecteert afhankelijk van het type belasting. Tevens zou je op die manier ook gegevens als het totale opgenomen vermogen kunnen bijhouden, en het verloop van de stroom en spanning kunnen opslaan en grafisch weer kunnen geven.

In feite krijg je dan een DSP met een link naar een PC, een paar ADC's en een of meerdere stevige analoge versterkers erachter.

[Bericht gewijzigd door SparkyGSX op zaterdag 27 maart 2010 13:24:34 (23%)]

Naar mijn idee gaat dat dan zware eisen aan de AD/DA-Cs stellen en zou de FPGA (wat ik dan zou gebruiken om DSP achtig iets te maken) op een knap hoge frequentie moeten werken.

Ik weet niet of dat zo practisch te maken zou zijn. De overige ideeën zijn op zich prima te implementeren. De schakeling zoals die nu is kan ook negatief gaan, er komt dan alleen een extra spanningsbron tussen de drains van de PMOSsen en de - zijde van de load.

Modulatie, symetrische linking etc kan allemaal worden verwerkt in het referentie circuit en die AD826 zijn super rappe opampjes dus één of twee van die dingen in het referntie circuit zal denk ik niet uitmaken.

Ha! Als dit ding ooit vorm gaat krijgen dan zal het denk ik niet goedkoop worden, alhoewel de onderdelen zelf wel meevallen. Die IRFs kosten geloof ik nog geen 2 euro per stuk.

het nadeel van een softwarematige controleloop is het risico op softwarebugs. stel je voor dat in een heftige kortsluiting door een foutje je kortsluitafschakelroutine weigert? of je bent net bezig een apparaat te repareren, je hebt hem aan de voeding hangen, en om onverklaarbare reden springen opeens de ingestelde stroom en spanning omhoogschieten?
het kan natuurlijk wel, maar het is misschien geen ideale oplossing.