[IA] FPGA development board

hier staat schema / pcb assembly

http://www.uploadarchief.net/files/download/maxlab-top.pdf

van zodra ik stuk voor cyclone af heb post ik alles ( maar wacht nog effe om die massaal te maken tot ik mijn prototype getest heb )

ik zie alleen die CPLD, waar is die FPGA?

Altera heeft in ieder geval bergen documentatie, Xilinx vast ook. Maar wel voornamelijk over de hardware en architectuur, als je verilog oid wilt leren zul je het ergens anders moeten zoeken maar ook daar is wel wat over te vinden. Het beste is er gewoon wat mee gaan spelen, zelfs met de simulator alleen is al een hoop te proberen.

Misschien ook wel leuk om te noemen hier is dat Vincent van der Locht (niceboy1981 op GoT) op z'n site een wiki heeft geopend voor FPGA/CPLD onderwerpen. Momenteel is het heel erg rustig op de wiki maar het staat iedereen vrij er informatie aan toe te voegen. Uit het Ambilight topic op GoT is ook daar het idee ontstaan een FPGA ontwikkelbordje te maken, al zal die meer op video gericht zijn. De wiki zou dan gebruikt kunnen worden als ondersteuning voor het bordje. Vincent is het FPGA bord aan het ontwikkelen, zelf ben ik met een eenvoudiger CPLD+AVR+video-in+USB bordje bezig (Chameleon gedoopt) die voornamelijk als doel krijgt hardwarematig ambilight na te maken, dus niet zo zeer een ontwikkelbordje.

Op 12 maart 2007 22:44:56 schreef surge_me:
Welke fabrikant?

Dallas

en sedert wanneer hebben die fpga's ?

@ madwizard,
Ik heb mij ook geregistreerd en een beetje zitten rondneuzen wat er daar gebeurt. Ambilight was mij niet direct bekent maar nu ik dat allemaal lees is het niet slecht!
Ik was al een beetje aan het kijken als ik software oplossingen nodig zou hebben wat ik zou nemen. Na mijn vroegere jaren ervaring met Motorola lijkt mij die AVR de mooiste oplossing en ik heb de volledige tools dan maar gedownload en geinstalleerd. Assembler is bijna volledig hetzelfde en dat is nog steeds mijn voorkeur taal.

@ henk,

Ga eens naar Quartus web edition registreer je en download het volledige pakket. Dan kun je al heel veel voorbereiden testen simuleren enz zonder iets te moeten maken. Zowel schema entry als high-level taal kun je gebruiken/leren en is een goede voorbereiding.

@free_electron,

Ik zie dat je de LCD display hebt doorgeschoven op de 2de rij connectors waardoor hij niet meer op de basisprint zit. Vind ik persoonlijk een beetje jammer maar vermoed dat het een pin bezetting en layout probleempje was.

Je eerste oplossing dat je toen doorgestuurd had vond ik ook beter met de afzonderlijke byteblaster-II dit omdat je die eigenlijk maar 1 keer nodig hebt. Maar ik ga ervan uit als ik dat gedeelte niet bestuk, ik gewoon mijn bestaande byteblaster-II op de FPGA/CPLD jtag kan plaatsen. Nadeel nu is dat de printerkabel in vele gevallen een langere versie zal moeten zijn en die kabels zijn vrij strak. Aan mijn byteblaster-II zit nog een stuk flatkabel met die jtag konnector en dat werkt vrij soepel. Maar voor een eerste user is het eenvoudig zoals je het nu gedaan hebt.

Ik zou zeggen niet te veel op CO blijven plakken, anders schiet de layout niet op hé....

@fotoopa: bedankt voor de link: ik ben al aan het downloaden (bijna 500 Mb over het glasvezel aan het proppen)

edit: binnen! ben belij dat ik dit op mijn werk mag stampen ipv thuis

[Bericht gewijzigd door High met Henk op dinsdag 13 maart 2007 13:02:16

Op 13 maart 2007 12:46:11 schreef fotoopa:
@free_electron,

Ik zie dat je de LCD display hebt doorgeschoven op de 2de rij connectors waardoor hij niet meer op de basisprint zit. Vind ik persoonlijk een beetje jammer maar vermoed dat het een pin bezetting en layout probleempje was.

Je eerste oplossing dat je toen doorgestuurd had vond ik ook beter met de afzonderlijke byteblaster-II dit omdat je die eigenlijk maar 1 keer nodig hebt. Maar ik ga ervan uit als ik dat gedeelte niet bestuk, ik gewoon mijn bestaande byteblaster-II op de FPGA/CPLD jtag kan plaatsen. Nadeel nu is dat de printerkabel in vele gevallen een langere versie zal moeten zijn en die kabels zijn vrij strak. Aan mijn byteblaster-II zit nog een stuk flatkabel met die jtag konnector en dat werkt vrij soepel. Maar voor een eerste user is het eenvoudig zoals je het nu gedaan hebt.

Ik zou zeggen niet te veel op CO blijven plakken, anders schiet de layout niet op hé....

de LCd is eraf gehaald.
als je al ene byteblaster hebt : no problemo ( zorg wel dat het een byteblaster-II is !. voor de FPGA heb je de AS mode nodig

ik wou gewoon zorgen dat je niet nog 25 andere dingen moet in elkaar zetten vooraleer je ene ledje kan laten knipperen.

ik heb getwijfeld om dat ding afbreekbaar te maken .. maar de nuttige ruimte is beter bruikbaar om er een tweede kaartje van te maken met een cyclone op.

En anders kan er in een later stadium een ander bordje gemaakt worden waar een berg speciale dingen opzitten.

Op 13 maart 2007 16:59:51 schreef free_electron:
[...]de LCd is eraf gehaald.
als je al ene byteblaster hebt : no problemo ( zorg wel dat het een byteblaster-II is !. voor de FPGA heb je de AS mode nodig

Ja idd het is een origineele byteblaster-II van Altera. Gaat voor alle types en spanningen en zit altijd op mijn printerpoort, klaar om te programmeren.

Op 13 maart 2007 16:59:51 schreef free_electron:ik heb getwijfeld om dat ding afbreekbaar te maken .. maar de nuttige ruimte is beter bruikbaar om er een tweede kaartje van te maken met een cyclone op.

Dat dacht ik al, is de beste oplossing voor starters.

Ik vraag me af of je de 2 stukken met de FPGA en de CPLD niet juist naast elkaar kunt positioneren. Dit is gewoon hoe je ze schikt. Het zou kunnen dat die printjes dan afzonderlijk als een geheel kunnen gemaakt worden zonder de basis print. Dit zou dan meer voor echte toepassingen zijn waar de basis minder zin heeft. Maar waarschijndelijk kan dit ook via de afzonderlijke gerbes files samengesteld worden. Ik kan me inbeelden dat er later meer van die modules afzonderlijk zouden kunnen gevraagd worden eventueel met totaal andere basis print.

das de bedoeling.

een van der rijen connectoren prikt op het base board.
de andere rij heb je dan vrij voor je eigen spul aan te hangen.

             fpga of cpld bord
            ------------
            ||        ||
--------------        vrije pinnen
base board

Op 13 maart 2007 17:16:30 schreef fotoopa:
[...]
Ja idd het is een origineele byteblaster-II van Altera. Gaat voor alle types en spanningen en zit altijd op mijn printerpoort, klaar om te programmeren.

[...]
Dat dacht ik al, is de beste oplossing voor starters.

Ik vraag me af of je de 2 stukken met de FPGA en de CPLD niet juist naast elkaar kunt positioneren. Dit is gewoon hoe je ze schikt. Het zou kunnen dat die printjes dan afzonderlijk als een geheel kunnen gemaakt worden zonder de basis print. Dit zou dan meer voor echte toepassingen zijn waar de basis minder zin heeft. Maar waarschijndelijk kan dit ook via de afzonderlijke gerbes files samengesteld worden. Ik kan me inbeelden dat er later meer van die modules afzonderlijk zouden kunnen gevraagd worden eventueel met totaal andere basis print.

ik zal ze herplaatsen.

baseboard - cpd - fpga

de layouts zijn 'breekbaar'

dus je kan het stuk wat je wilt wegsnijden met ene gerber editor.

Op 13 maart 2007 17:18:29 schreef free_electron:
[...]baseboard - cpd - fpga.

Oké, dat was de bedoeling.

Door wat vertraging ontstaan door de sure electronics SK (80kg elektronica inpakken ) is het iets later geworden.

Maar dan is hier toch eindelijk de opzet .

klikkerdeklik

PSU (3.3V and 5.0V): Spreekt denk ik voor zich. Een 3v3 en 5v voeding voor de io pinnen en de core. S8 is voor als je er een nette 5V op aansluit, dan is de eerste regelaar niet meer nodig. (dit zal later een jumper worden.)

USERLEDS: Er zijn 2 banks van 8 leds die elk apart aan en uit kunnen worden gezet door 2 pinnen op de FPGA/CPLD. Als je ze aan zet kan je de status van de pinnen om de leds zien, ander kan je de pinnen als gewone IOs gebruiken.

6-bits VGA DAC: voor het weergeven van 64 verschillende kleuren op een monitor. Zie ook FPGA4fun voor een voorbeeld hoe je zoiets gebruikt. Momenteel is er een 2 bits rood DAC, 2 bits groen DAC en 2 bits blauw DAC, dit gebruikt dus 8 pinnen op de FPGA (3x2+2). Als er veel animo is zouden er ook 14 pinnen voor kunnen worden gebruikt (3x4+2) net zoals op het cyclone II board van altera. Dan zijn er 4096 mogelijke kleuren. Maar zelf denk ik dat 64 kleuren al meer dan genoeg is voor bijvoorbeeld een scope of simpel pong spelletje.

ALTERA JTAG CON.: Standaard altera JTAG connector voor de byteblaster II, MV of USB blaster.

USB FIFO: USB support voor je FPGA . Had hier eerst een 232 versie maar denk dat de 245 zoals free hem op zijn board had toch makkelijker te gebruiken is icm een FPGA. Je hoeft dan doen je data niet serieel uit te klokken maar kan het er parallel ernaar toe sturen. Heeft natuurlijk interne EEPROM en osc. dus haast niets extern meer nodig . Snap alleen niet helemaal waarom free de xt out aan een gclk line had verbonden... Hier staat toch een 12 MHz klok op? Is dit dan om te synchroniseren met de FT254BM of om gewoon als klok te gebruiken? Want als klok lijkt 12MHz me niet zo snel. Maar ik denk dat hij dat vast wel wil uitleggen .

PS/2 CON.: Niet zo speciaal, makkelijk om een toetsenbord of zoiets aan te sluiten om bijvoorbeeld pong te spelen .

SWITCHES: Er zitten 8 dip switches op en 4 maakcontact knoppen. Maakcontact knoppen hebben gelijk ontdendering zodat je je daar geen zorgen meer over hoeft te maken. Weet alleen niet of jullie dit te veel of juist te weinig knoppen vinden? In mijn toepassing gebruik ik niet veel knoppen maar er kunnen natuurlijk toepassingen zijn waarvoor veel knoppen handig.

7 SEGMENT DISPLAYS: Er zitten ook 4x 7 segment displays op. Worden aangestuurd via multiplexing en zijn CC.

TSOP17xx IR receiver: Op verzoek van fotoopa zit deze er ook bij. Zo kan je makkelijk bijvoorbeeld commando’s met behulp van een IR afstandsbediening naar de FPGA sturen.

MMC CARD INTERFACE: Interface zodat je naar een MMC kaart kan schrijven. Op FPGA4fun hebben ze net deze maand een nieuw stukje geschreven over SPI dus dit zou je hier mooi voor kunnen gebruiken.

OSC.: Heb er nu een 50MHz oscillator bij gezet, maar je zou deze ook kunnen vervangen door bijvoorbeeld 25.175MHz of 12.5MHz voor het eenvoudig aansturen van je VGA.

PIC 18F452 PROGRAMMER: Hier had ik het met een paar mede studenten op de TU/e over. Omdat de FPGA iedere keer zijn 'config' verliest als de spanning eraf gaat zou je ipv een PROM ook zoiets kunnen doen. De PIC kan dan de bit file van de MMC card laden en via JTAG de FPGA programmeren. Eenmaal klaar zet hij zichzelf uit totdat hij weer een keer nodig is. Ook zou je nog PORTD aan de FPGA kunnen verbinden om ze een FPGA + PIC oplossing te krijgen. ICD zou nog moeten kunnen via de JTAG header, maar dit weet ik niet zeker. S1 is een schakelaar die inschakelt bij het plaatsen van de MMC kaart.

CPLD/FPGA: Alleen deze CPLD (MAX II 570) kon ik in eagle in een TQFP 144 behuizing vinden dus ik heb deze maar even gebruikt. Maar je zou hier ook een 1240 LEs kunnen denken of een Cyclone II. Pinnen zullen bij de Cyclone II iets anders iets anders moeten worden aangesloten maar daar moet je dan maar even langs kijken. Heb nu toch alles maar ergens gezet omdat ik bezig ben met het routen en alles een plaats te geven. Er komen ook nog meer VCC en GND pinnen op de headers, deze komen ook op regelmatigere plaatsen.
De IOs hebben een VCC van +5V en de core een VCC van 3v3, er zullen maximaal 61 en minimaal 45 IO pinnen naar buiten worden gebracht op de headers.

2 dingen die er niet op zitten, maar er wel eerst op zouden komen zijn SRAM en FLASH. Dit omdat je in een cyclone II genoeg ruimte hebt om een SPI te maken en je er dus makkerlijker een 16mb MMC card in doet dan 16Mb flash op de print soldeert. Ook had het voorgestelde FLASH geheugen een SPI interface dus dit had niets geholpen. SRAM is er niet bij gezet omdat een cyclone dit al intern heeft. Als het toch een board voor een MAXII wordt dan zal dit hoogst waarschijnlijk terug komen.

Ook ben ik alvast opzoek gegaan of het mogelijk is een deel van het board voor gesoldeert te krijgen (bijvoorbeeld de TQFP package). Waarschijnlijk lukt iedereen de SOIC en 0805 spullen wel maar het zou toch makkelijk zijn als de FPGA/CPLD er al op zit. Hier heb ik helaas nog geen reacties op terug. Voor de geïnteresseerde, het is de bedoeling dat dit dan gebeurt in china bij (of in de beurt van) de fabriek waar ook de boards gemaakt worden.

Zo, dat was het wel . Zeg maar wat jullie er van vinden.

Jups ziet er netjes uit xantus. Laten we hopen dat we het op een halve eurokaart krijgen.

Xantus,

Mooie schema voorbereiding! Zit al een heel boel werk in.

Ik heb toch enkele opmerkingen:

- Een MAX II 570 heeft geen 5V voeding! Dit is een 3V3 device. De VCCIO moet aan 3V liggen.

- Je Jtag connector moet ook 3V3 hebben ipv 5V om dezelfde reden. Er moet een byteblaster-II gebruikt worden voor de programming.

- Je 7 segments zijn gemultiplexd, maar hierdoor wordt de segment stroom minimaal 4x hoger, zelfs meer omdat de lichtopbrengst niet lineair toeneemt met de stroom. Voor vele ( iets oudere) dispaly's zal je te weinig licht hebben of te veel stroom vragen van je CPLD. Ik zou aanraden 7 transistors bij te plaatsen in de segment signalen opdat ze zouden gebufferd zijn. Mogen SMD versie's zijn, die nemen nauwelijks plaats in en zijn toch nog te solderen met de hand.

- De TSOP ingang is geen 5V tollerant. Ofwel een spanningsdeler plaatsen of ook gewoon een smd transistortje zodat je de collector met een 3K3 naar 3V3 kunt leggen. Als iemand deze TSOP niet gebruikt dan heeft hij een extra mooie gebufferde ingang tot zijn beschikking.

- Je idee met de PIC om de configuratie te realiseren van een cyclone vind ik ronduit slecht. Daarvoor is er de configuratie flash. Niemand doet dit op deze manier.

- Xtal oscillator moet ook een 3V3 type zijn of je moet zorgen dat de uitgang van de oscillator naar de CPLD beperkt blijft tot 3V3.

- De HS en VS van je VGA connector moeten een serial weerstand hebben ( vb 120 ohm) en liefst protectie diodes aan de CPLD kant. Anders zou het kunnen gebeuren dat je CPLD niet lang overleefd.

- je protectie diodes op de PS2 data en clock lijnen aan de kant van de CPLD moeten aan 3V3 liggen ipv 5V.

- in je segment drivers voor de display's zou ik een kleine weerstand in serie plaatsen. Ik zie niet graag I/O lijnen direct aan een gate van een fet liggen.

Zoals je ziet zijn de meeste opmerkingen rond de 5V levels en voedingen. Waarschijndelijk zijn er nog een aantal punten.

- Een MAX II 570 heeft geen 5V voeding! Dit is een 3V3 device. De VCCIO moet aan 3V liggen.

klopt helemaal

- Je Jtag connector moet ook 3V3 hebben ipv 5V om dezelfde reden. Er moet een byteblaster-II gebruikt worden voor de programming.

Klopt zie net dat de byteblaster MV maar tot de MAX 9000 serie gaat.

- Je 7 segments zijn gemultiplexd, maar hierdoor wordt de segment stroom minimaal 4x hoger, zelfs meer omdat de lichtopbrengst niet lineair toeneemt met de stroom. Voor vele ( iets oudere) dispaly's zal je te weinig licht hebben of te veel stroom vragen van je CPLD. Ik zou aanraden 7 transistors bij te plaatsen in de segment signalen opdat ze zouden gebufferd zijn. Mogen SMD versie's zijn, die nemen nauwelijks plaats in en zijn toch nog te solderen met de hand.

Transistors plaatsen is een mogelijkheid. Heb nu echter de ELS515 in gedachte. Deze heb ik thuis ook en geven met een 10k voorschakelweerstand nog super veel licht (zoveel dat als je je vinger erop plaatst deze helemaal rood oplicht).

- De TSOP ingang is geen 5V tollerant. Ofwel een spanningsdeler plaatsen of ook gewoon een smd transistortje zodat je de collector met een 3K3 naar 3V3 kunt leggen.

Ja? Nu kan ik ergens overheen kijken maar in de datasheet figuur 96 12108 doen ze het ook zo. Vcc is ook -0.3....5V

- Je idee met de PIC om de configuratie te realiseren van een cyclone vind ik ronduit slecht. Daarvoor is er de configuratie flash. Niemand doet dit op deze manier.

Okido . Alleen vind ik dat niemand het doet een beetje zwak argument . Zelf gebruikt ik het wel icm een FLEX1K50.

- Xtal oscillator moet ook een 3V3 type zijn of je moet zorgen dat de uitgang van de oscillator naar de CPLD beperkt blijft tot 3V3.

Snap ik

- De HS en VS van je VGA connector moeten een serial weerstand hebben ( vb 120 ohm) en liefst protectie diodes aan de CPLD kant. Anders zou het kunnen gebeuren dat je CPLD niet lang overleefd.

Is dat zo critisch? De cyclone II starters kit heeft deze ook niet op het schema staan (die diodez dan, weerstanden van 120R staan er wel).

- je protectie diodes op de PS2 data en clock lijnen aan de kant van de CPLD moeten aan 3V3 liggen ipv 5V.

klopt

Zoals je ziet zijn de meeste opmerkingen rond de 5V levels en voedingen. Waarschijndelijk zijn er nog een aantal punten.

Ja de FT245RL had ik de BM package voor genomen. Maar die is nu geupdate. Zullen onhetwijfelt nog meer fouten zijn. Daarom post ik het hier ook.

Maar zal deze dingen eens aanpassen

Op 16 maart 2007 10:00:22 schreef fotoopa:
- Je idee met de PIC om de configuratie te realiseren van een cyclone vind ik ronduit slecht. Daarvoor is er de configuratie flash. Niemand doet dit op deze manier.

Dat klopt volgens mij niet, Altera heeft zelfs code online om op een embedded processor FPGA's te configureren via JAM/STAPL. Ook veel datasheets beschrijven deze methode.

Verder ziet het er goed uit Xantus, ik zou voor de Cyclone gaan en geen tijd steken in een MAX II versie, grote MAX II's zijn net zo duur en een Cyclone geeft dan veel meer mogelijkheden.

Wel goed opletten met de 3.3V spanningen maar dat heeft fotoopa al allemaal genoemd.

Wat die klok betreft op een FT232 (FT245 weet ik niet zeker of dat er ook op zit, maar vast wel). Je hebt een 6, 12, 24 of 48 MHz klok beschikbaar daar, *maar* alleen als je een USB verbinding hebt (niet alleen stroom maar ook USB initialisatie). Zonder verbinding kun je de klok dus niet gebruiken! Bovendien is de klok niet erg stabiel.
edit: dit hierboven gaat trouwens over de klok die je op de CBUS pinnen kunt zetten (optioneel), niet over die clock output pin. Daar is standaard volgens mij geen documentatie over, staat ergens dat je contact op moet nemen met FTDI als je er meer over wilt weten.

[Bericht gewijzigd door madwizard op vrijdag 16 maart 2007 10:45:43

Voor die 7 segments, oké, het is vooral een type keuze. Nieuwere zullen wel gaan. ( Ik zie minder goed rood, dus moeten altijd meer branden...)

Voor die TSOP aansluiting, het gaat niet over de TSOP zelf, die is oké en moet 5V hebben maar het gaat over zijn uitgang die 5V is en de ingang van de FPGA mag maar 3V3 hebben.

Die PIC vind ik slecht omdat je nu moet overgaan tot extra software ( kennis en tools) om de configuratie erin te steken, en dat terwijl je alles beschikbaar hebt via je byteblaster-II online vanuit je Quartus tools. FPGA, CPLD, flash prom, alles gaat met dezelfde byteblaster-II.

Het ging dus niet over het feit dat de methode slecht is maar wel dat ik andere tools nodig heb om het te maken.

Voor die VGA is gewoon een kwestie als je 100 gebruikers hebt er vb 15 gebruikers zijn die hun chip zullen opblazen terwijl je dat gewoon kunt voorkomen. Vele protecties zijn niet nodig tot het moment er iets stuk gaat. Dat maak het verschil tussen een betrouwbaar ontwerp en eentje met minimaal aantal componenten. ik ben sterk voorstander van max beveiliging. Wilt een gebruiker dat weglaten, dan hoeft hij dat niet te bestukken.

Wat die klok betreft op een FT232 (FT245 weet ik niet zeker of dat er ook op zit, maar vast wel). Je hebt een 6, 12, 24 of 48 MHz klok beschikbaar daar, *maar* alleen als je een USB verbinding hebt (niet alleen stroom maar ook USB initialisatie). Zonder verbinding kun je de klok dus niet gebruiken! Bovendien is de klok niet erg stabiel.

Idd, daarom vroeg ik me af wat de gedacht van free_electron hierachter was. Kon in de datasheet namelijk ook geen voorbeeld vinden waar het in werd gebruikt. Alleen 'leave unconnected for normale use'. En 'pin as 12MHz output clock'.

Van de 3v3 ben ik al aan het aanpassen. Maar zal ook gelijk opzoek gaan naar een eagle footprint van de cyclone II.

edit:

Voor die TSOP aansluiting, het gaat niet over de TSOP zelf, die is oké en moet 5V hebben maar het gaat over zijn uitgang die 5V is en de ingang van de FPGA mag maar 3V3 hebben.

ok, snap hem .

Voor die VGA is gewoon een kwestie als je 100 gebruikers hebt er vb 15 gebruikers zijn die hun chip zullen opblazen terwijl je dat gewoon kunt voorkomen. Vele protecties zijn niet nodig tot het moment er iets stuk gaat. Dat maak het verschil tussen een betrouwbaar ontwerp en eentje met minimaal aantal componenten. ik ben sterk voorstander van max beveiliging. Wilt een gebruiker dat weglaten, dan hoeft hij dat niet te bestukken.

Ok, en voor een chip van €10 moet je ook niet kijken op 2 cent voor 2 diodes om te zorgen dat hij niet stuk gaat.

Die PIC vind ik slecht omdat je nu moet overgaan tot extra software ( kennis en tools) om de configuratie erin te steken, en dat terwijl je alles beschikbaar hebt via je byteblaster-II online vanuit je Quartus tools. FPGA, CPLD, flash prom, alles gaat met dezelfde byteblaster-II.

Het is idd een extra stap buiten quartus om. Ik had er zelf voor gekozen omdat ik geen PROM voor mijn felex1k en toch iets moest bedenken zodat ie niet steeds opnieuw hoefte geprogrammeerd te worden.

edit edit:
schema aangepast . Nu opzoek naar een footprint van de cyclone II

[Bericht gewijzigd door xantus op vrijdag 16 maart 2007 12:08:17

kben ook wakker.

uw mos transitoren voor uw leds zijn verkeerd. dat moeten nmossen zijn ( nu staan er pmossen ! us leds zijn dus altijd aan )

je kan normaal GEEN 5 volt op ene cyclone zetten !.

alleen de cyclones met PCI interface kunnen daartegen en dan alleen nog als je een 120 ohm serieweerstand zet ( ze gebruiken de clamp diodes ) en dan ALLEEN nog op de io bank die voor PCI gemaakt is !. bij de andere io banken loopt dat fataal af.

Ik gebruik de 12 MHZ klok uit een ftdi245RL ( de tssop28 pin versie 0 werkt mooi. maar je moet inderdaad ingeplugd zijn.

zorg maar dat die vga port geprotegeerd is zoals foto_opa schrijft. op die kabels ( dat zijn coag kabels 0 kan een lading staan. inpluggen en pets je chip is om zeep.

zet daar een BAV99 dubbeldiode, geen diodes van de eerste wereld oorlog (eerste wereldoorlog is 14-18 ofte 1n4148 )

haak de 5 volt volledig van het bord af. Met andere woorden allen de 3v3 mag toegankelijk zijn. dat voorkomt stommiteiten. je mag 5 volt hebben op het bord maar zorg dat er geen pinnen zijn waar het naar buiten komt.

gebruik altera config memory. die pic vraagt weer dat de mensen ene pic programer hebben , de software daarvoor en er zijn weer 200 omwegen nodig.

met de byteblaster is dat direct vanuit quartus. 1 klik op de knop en de boel is geflasht.
gebruik de AS mode chips. dat houdt de JTAG poort vrij

zet ze er WEL alle twee op.
je kan dan makkelijk flashen via de AS poort. kabeltje versteken naar JTAG poort en dan kan je in system debuggen ( signaltap )

uw pull up pull downs ontbreken om gans de programmeer interface juist te zetten

en nu ik nog eens goed kijk .. waar is die cyclone trouwnes ? ik zie alleen een MAXII staan.

Ik kan verkeerd kijken maar T4 en T5 zijn nmossen (net als T2 en T3, T1 is een pmos).

5 volt heb ook al aangepast, dit was een (grove) fout van mij.

Staan inmiddels ook BAV99 dubbeldiodes. (op schema staan BAS70, maar deze hebben dezelfde pinout en er zat geen BAV99 in de lib. Zal deze dadelijk zelf even aanmaken)

pull ups en pull down weerstanden zal ik nazoeken. Ben ze niet tegen gekomen in de documentatie van de byteblaster II.

Staat idd een MAXII, dit omdat ik geen object voor een cyclone had. Ben druk opzoek naar deze om hem te kunnen vervangen. Zal vanavond weer een update posten .

ik heb ook verkerd gekken. tzijn inderdaad NMossen maar ze staan wel ONDERSTEBOVEN !. die leds gaan altijd branden via de bulk diode ....

je moet niet naar het schema van de byteblaster kijken.
haal bij altere het cyclone II handboek. er is een apart hoofdstuk over configuratie. lees dat eens GOED door. ( der zijn veraschrikkleijk veel opties en op den duur geraak je de weg kwijt.

ik zal zien om vandaag de mijne te posten ( daar zit een cyclone 1 op in tqfp ) je kan daar van afkijken.

ennen cyclone II is bij mijn weten alleen in BGA te krijgen ...

damn, komt opdat ik ze gerotate heb ipv gemirrord.

Heb het inmiddels in het handboek ook gevonden. Zat in hoofdstuk 3 te lezen (Configuration & testing) maar ik moest natuurlijk in sectie IV kijken. Die voor de gemakkelijkheid ook Configuration & testing heet.

Cyclone II is er ook in tqfp en pqfp, zie hoofdstuk 15 (package information for cyclone II devices)