Beginnen met XC9500 CPLD van Xilinx

Beste MNM,

Met programmeerbare logica gaat het ontwerp proces op een andere manier dan met losse 74xx bouwstenen. Sommige dingen die je met losse 74xx onderdelen kunt doen, hebben geen zin/onlogisch/onmogelijk met programmeerbare logica (en omgekeerd).

Om met software als ISE overweg te kunnen, zul je deze verschillen toch op z'n minst een beetje moeten begrijpen. Om met je laatste vraag te beginnen:

Zijn er nog alternatieve programma's waar ik niet eerst een universitaire opleiding voor gehad moet hebben om ermee te kunnen werken?

Kort gezegd: NEE. Zelfs voor het simpelste ontwerp moeten een aantal stappen gedaan worden, en bij 1 of 2 essentiële daarvan kun je gewoon niet om de fabrikant-software heen (ISE in het geval van Xilinx). En een 'mix & match' aanpak voor overige stappen is sowieso iets voor gevorderden.

Ik raad je aan om de tutorial (+bijbehorende design files) te downloaden, en die tenminste 1 keer (bv. met de schematic design flow) volledig te volgen. Dan zullen een heleboel dingen op slag een stuk duidelijker zijn (en waarom het zo werkt), en kun je alle belangrijke functies v/h programma in ieder geval vinden. Je kennis / vaardigheden kun je daarna uitbouwen door wat simpele projecten te doen, en stukjes lezen uit de zee van beschikbare documentatie. En als je ergens niet uitkomt: het forum van Xilinx zelf biedt ook veel hulp.

Overigens deel ik je kritiek op ISE, maar niet vanwege de complexiteit maar meer vanwege de belachelijk grote download / schijfruimte eisen. Het gevolg van dat ze werkelijk overal hun eigen kopie van systeem-software voor meenemen, en ondersteuning voor alle families / devices, terwijl je in de praktijk meestal maar een paar devices uit 1 product familie gebruikt. Een soort driver-systeem was IMHO beter geweest.

Wat gebruik betreft: vergelijk het maar met een tekstverwerker met 1001 functies voor opmaak, invoegen van plaatjes etc. Lijkt ook belachelijk complex, maar: type een paar regels & kies "opslaan", kies bestandstype + naam en voila: je 1e resultaat. Met andere woorden: laat je niet afschrikken door je eerste indruk, maar steek er gewoon wat tijd in en zie maar of/waar het schip strandt.

Check ook even mijn webpagina hierover!

Welke versie van ISE gebruik je? Windows of Linux? Heb je al een voorbeeld-project wat je zou willen proberen, of wil je gewoon wat 'klooien'? Heb je iets van een ontwikkel-bord, of knutsel je zelf de benodigde zaken in elkaar? Wat wil je gebruiken voor het programmeren van de chip(s)?

Btw. nog een tip: met ISE wil je zoveel mogelijk ruimte op je beeldscherm hebben. Dus als daar nog iets te kiezen valt: gebruik zo'n groot mogelijke monitor (lees: met de meeste pixels). Meer pixels op het scherm = minder klikken op tabjes, schuiven met scrollbars etc.

Tenzij je op een mini-scherm werkt (netbook bijv) is dit voor veel programma's niet zó belangrijk, maar geloof me met ISE maakt 1280x800 op laptop 15", of 1600x1200 op 20" scherm een groot verschil.

Op 25 februari 2012 21:51:42 schreef MNM(tm):
Ik dacht toch eens leuk te gaan beginnen met CPLD's, maar met ISE wordt dat toch stevig ontmoedigd!

Het is ook niet iets eenvoudigs wat je wilt he. Autorijden lijkt ook absurt complex als je het voor het eerst doet. Je wilt gewoon een eindje rijden, moet je aan al die knoppen en pedalen zitten rommelen, en al dat verkeer om je heen! pfff.

Dus, je wilt in gates gaan tekenen. Niet iets wat ik je aanraadt, maar daarover verschillen de meningen hier. Het schijnt wel te kunnen in ISE. Projectje openen. Tekenen, compileren (dus niet synthetiseren, want daarbij werk je in HDL code), programmeren (Xilinx programmer nodig dus). Gewoon beginnen en aanklooien.
Het is geen simpele materie, dus het vraagt veel studie. Het is een vak.

@RetroTechie: Thanx voor je reaktie! Ik gebruik de windows versie van ISE 13.1 (niet de laatste, ik weiger om mijn hele leven te moeten vertellen aan Xilinx om me te kunnen registreren!)

Ik heb al een projectje in m'n hoofd wat ik met 'n XC9572(XL) wil gaan maken, maar waarschijnlijk is het verstandig om maar gewoon bij het begin te beginnen: een knipper-LED ofzo.

'k Ben al dagen op zoek naar fatsoenlijke (lees: complete, dus niet in stukken gehakte en over meerdere downloads / sites verspreide) tutorials. De standaard bij ISE meegeleverde voorbeelden zijn ook al meteen veel te complex, dus daar heb ik sowieso niets aan.

Ik heb (nog) geen ontwikkelboard. Misschien wel een goed plan om daar eerst eens mee te beginnen: een boardje maken met daarop een XC9572(XL) 44-pin QFP chippie ofzo.

@flipflop: da's een mooie vergelijking. 't Kan best dat ik in m'n gedachten al veel verder ben dan ik praktisch kan uitvoeren. 't Zal enige tijd kosten om die twee zaken bij elkaar te brengen...

Zal aan mij liggen maar in Quartus (Altera spul) had ik toch snel een schematje met 7400 spul aan elkaar geknoopt.
Ik heb nog wel "ergens" een bordje liggen met een CPLD erop van Altera voor als je intresse hebt.
Programmer was 10 dollar oid op ebay zo uit mn hoofd.

Altera maakt op zich ook wel leuk spul, maar sowieso niet kleiner dan 64-pin (Xilinx heeft ook 44-pin QFP).
Wat zou een voordeel van Altera boven Xilinx kunnen zijn (of andersom)?

Raar, ik heb hier CPLD's in TQFP44 voor mn neus liggen.
MAX3000 serie heb je in 44 pins TQFP en PLCC.
Maar de EQFP serie van altera heeft een kleinere pitch, 0.4mm uit mn hoofd.
Dus dan is een TQFP met 1mm of 0.8mm pitch groter dan die hele 64 pins verpakking.
de MAX V serie heeft CPLD's in die verpakking, toevallig degene waarvan ik een breakout board heb liggen.
Ik denk dat de verschillen tussen Xilinx en Altera niet wereldschokkend zijn, niet dingen waar je met een klein project tegenaan loopt.
Voordeel van Altera is dat een programmer op ebay maar 10 dollar is, de Xilinx programmer was een paar tientjes duurder

Die MAX V heeft ook 1KByte flash, een kristal en PPL ingebakken.

overstappen naar altera Quartus
New project , next next next , specifier directory , next next finish
File - Add - New schematic.

dubbelklik op leeg werkblad en er floept een box open. tik je 74xx nummer in en klik place.
input
output
bidir
vcc
gnd
en verder alle 74xxx

vort met de geit.

eenmaal klaar klik je op de compile button.

en ja altera heeft ook kleinere chippies. plcc44 plcc84 tqfp44. ze hebben zelfs plcc28 en dip40 ( weet niet of die dip nog te krijgen is )

Kijk naar de MAX 7000 of Max 3000 familie.

altera programmer is 4 weerstanden op een printerpoort of voor 10$ op ebay een usb Byteblaster.

Hahaaaa, weer zo'n prettige reaktie van free.

Wat ik bij de Xilinx XC9500(XL) trouwens nog steeds niet gevonden heb is het volgende: ik wil in opdracht van een signaal van buitenaf een aantal I/O pinnen kunnen schakelen tussen Input en Output. Dat wil zeggen, als ik bijvoorbeeld een pin gedefinieerd heb als R/W ingang, dan moeten een aantal andere I/O lijnen dus input zijn als die R/W ingang laag is, terwijl diezelfde I/O lijnen output moeten zijn als de R/W ingang hoog is. 'k Heb bij Xilinx nog niet kunnen vinden hoe ik dat moet doen.

Nu ik jou daar zo "bidir" zie noemen, lijkt me de Altera ineens een stuk interessanter. Als nu ook nog eens de 74373 in de library voorkomt (bij Xilinx niet), dan ben ik helemaal gelukkig.

MAX3000, MAX7000, MAX V, ... over te veel bomen in een bos gesproken... 't Is maar moeilijk kiezen hoor.
Wat ik wel weet is dat ik geen PDIP meer hoef/wil: da's misschien nog leuk voor breadboardjes, maar voor het meer serieuze werk wil ik toch liever (enigzins redelijk soldeerbare) QFP behuizingen.

Voor mijn beoogde project heb ik eigenlijk net te weinig aan het aantal I/O lijnen van een 44-pinner, dus ben ik nu vooral aan 't zoeken naar een 64-pinner. De pin pitch moet echter niet vel kleiner gaan worden dan 0,5mm, anders valt het niet meer in de categorie "enigzins redelijk soldeerbaar".

@Riktw: dat van die pll in de MAX V had ik inderdaad al gevonden op de site van Altera. Dat maakt 't ding wel interessant voor een ander projectje. Echter, 'k had ook al iets gelezen dat die 'module' onder "Intellectual Property" valt, geen idee wat dat precies inhoudt. Vast weer iets over extra licentie moeten kopen om dat te kunnen gebruiken.

Overigens heb ik wel het gevoel dat Altera's best wel wat duurder zijn dan de Xilinx', maar daar kan ik me n'tuurlijk in vergissen.

Terug @free: 'k zal Quartus eens van 't net plukken en daar een blik in werpen...

de 74373 zit er in. Als je een MAX V breakoutboard wil, drop eens een email.

Op 26 februari 2012 15:51:08 schreef MNM(tm):
Wat zou een voordeel van Altera boven Xilinx kunnen zijn (of andersom)?

Geen. Beide kunnen hetzelfde, ook de tools. Bedenk dat beide clubs heel goed naar elkaar kijken, en dat zie je duidelijk terug in de tools. Als A in versie x.x een leuke functie toevoegt, dan heeft B dan in de volgende update ook. Zo werkt dat al jaren. Die sequence van free kun je voor Xilinx net zo simpel neerzetten.
Dus, gewoon beginnen en vragen als je er niet uitkomt. Ipv een CPLD zou je ook een kleine FPGA kunnen nemen.

Mwa, FPGA's zijn meteen weer een stukkie duurder en kunnen, voor mijn huidige toepassing(en), veel te veel.
Momenteel heb ik alleen CPLD's nodig als iets geavanceerdere 'glue-logic', die redelijk gemakkelijk herconfigureerbaar is.

Ben nu Quartus aan 't downloaden, zodat ik daar komende week eens mee kan stoeien. Aangezien Quartus de 74373 al kent èn de functie 'bidir' aan een pin kan toewijzen, heeft Altera voor mij al weer een groot pluspunt tov. Xilinx.

Ja, ik weet dat ik (nog) te veel aan de oude TTL (en CMOS 4000) reeks hang, maar daar ben ik nu eenmaal mee opgegroeid en daar is mijn gedachtegang bij ontwerpen dan ook naar. 'k Zal daar in de loop der tijd wel moeten leren vanaf te stappen, maar 'k moet ergens beginnen, hè?!

Als ik nog aan programmeer-tools voor GAL-letjes van Lattice (16V8, 22V10) kon komen, dan was ik zelfs daar nog mee door blijven modderen.

Aanvulling: net nog even op de Altera website gekeken naar de MAX 3000A. Jammer genoeg is deze niet verkrijgbaar in 64-pins uitvoering. En laat nu de 44-pins net te klein zijn (kwa aantal I/O pinnen) en de 100-pin al weer te groot. *zucht*

[Bericht gewijzigd door MNM(tm) op zondag 26 februari 2012 21:38:23 (12%)]

Op 26 februari 2012 21:02:21 schreef MNM(tm):
..Aangezien Quartus de 74373 al kent èn de functie 'bidir' aan een pin kan toewijzen

En ISE kan dat niet dan?
_{ISE heeft ook graphical entry, en bidir is een eigenschap van hardware, dus dat moet je in elke CPLD/FPGA tool kunnen maken.}

[Bericht gewijzigd door flipflop op zondag 26 februari 2012 21:41:09 (24%)]

Er is weldegelijk een verschil tussen Xilinx en Altera.

Xilinx mikt vooral op de high-end grote FPGa market en peutert daar zijn geld uit. Ze zijn daar ook de sterkste in.
Hun devtools zijn heel krachtig wat betreft routing en timing closure. maar de fornt end ( entry zoals schematic , verilog , vhdl ) trekken op niks. het is aan elkaar geplakte prut met bakken scriptjes op de achtergrond. Het interesseert hen ook niet. echte xilinx users lopen Synopsys , Design Compiler , Modelsim en ander 'big iron' en gebruiken alleen de backend om de placing en bitstream te genereren. Ze doen ook wat 'pot-shots' onder de veren van de competitie met goedkope CPLD's. maar dat is omdat CPLD's makkelijk zijn om wat grote FPGA's aan elkaar te lijmen , en / of historisch ( Xilinx is ook klein begonnen met een 64 flipflop ding ... )

Altera vist in de middenmoot en moet daar zijn business uit halen.
Hun devtools zijn veel geintegreerder en hebben meer dingen ingebakken dan die van Xilinx. een typische altera gebruiker doet alles in de altera tools, met hier en daar een lijming naar modelsim en soms ook een beetje synopsys. Altera is zo populair bij de middenmoot net door die devtools. je moet geen nier verkopen op de zwarte orgaan markt, of 5 jaar studeren om in zee te gaan met hun producten.

En dan is er lattice , cypress en nog ene paar anderen. dat zijn vaak amalgamen die allerhande andere bedrijfjes opgesprokkeld hebben ( Lattice heeft quicklogic , AMD mach serie , De Peel's , Vitesse, Philips en nog anderen ). Zij leven van de legacy markt. Hun devtools zijn erbarmelijk. Of ze overleven dankzij een speciale techniek ( Antifuse techniek voor de militairen bijvoorbeeld ) die niemand anders heeft.

In ISE zal je evengoed een bidirectionele pin hebben hoor.

Altera kent een 373 en ook de 245 en consoorten.
Als je wilt weten hoe iets gemaakt is in altera :
dubbelklik op het symbool en de schema editor zal je tonen hoe het inwendig gemaakt is. zo leer je heel snel functies bijmaken.
Sommige complexere dingen zoals counters etc zijn inwendig vaak in AHDL gemaakt ( Altera HDL taal die lijkt op ABEL )

Je kan prima stukken kopieren uit die designs en in je eigen systeem prakken.
signalen die je niet aansluit worden automatisch weggeminimaliseerd. dus als jij een 373 plaatst en slechts 2 uitgangen gebruikt dan verlies je geen 6 flipflops. die gaan er automaitsh uit. je moet dus niet bang zijn om grote dingen neer te paffen en slechts half te gebruiken.

naast de gangbare 74xx serie zitten ook de primiteven er in.

de nomenclatuur is simpel.

ik heb een AND poort met 3 ingangen nodig : AND3
ik heb een or poort met 5 ingangen nodig : OR5
ik heb een NAND met 17 ingangen nodig : NAND17

etc ...

DFF : D flipflop

i/o poten
INPUT
OUTPUT
BIDIR

tristate buffer :
TRI

                 -----------> van de io pin
                |
IO[0]  <BIDIR>--+--<TRI-----< naar de io pin
                    | 
                    |
                   enable

voila. in jouw geval knoop je het RD signaal aan ENABLE. de io driver schiet dan in gang en plaatst 'naar de io pin' op io0
als je enable laag maakt dan schakelt de TRI poort naar hoogimpedant en kan je iets aanleggen op IO0. dat komt dan op 'van de io pin' te staan.

is allemaal doodsimpel.

Merk op : je gebruikt NOOIT tristate bussen in een FPGA of CPLD ! dat is om miserie vragen . De synthesizer kan er weg mee maar soms draait het in de soep.

ga dus nooit bijvoorbeeld een bus mulitplexer maken door ene vijftal 74245 aan elkaar te knopen en hopen dat dat goed gaat... een BIDIR signaal , of een TRI cell MOETEN aan een fysieke pin hangen. je kan dergelijke signalen (meestal )niet intern gebruiken.

in dat geval moet je even zelf de multiplexing doen.

Op 26 februari 2012 21:02:21 schreef MNM(tm):
Ben nu Quartus aan 't downloaden, zodat ik daar komende week eens mee kan stoeien. Aangezien Quartus de 74373 al kent èn de functie 'bidir' aan een pin kan toewijzen, heeft Altera voor mij al weer een groot pluspunt tov. Xilinx.

Kan met ISE ook. Signaal van I/O pin gebruik je als ingangs-signaal, EN je knoopt er een tri-state buffer aan (met enable) waarmee je een uitgaand signaal kunt 'doorschakelen' naar de I/O pin. Et voila - bidirectioneel verkeer over 1 pin. Zoals free al aangaf, is dat alleen voor verkeer van/naar I/O pins, en niet voor het creëeren van interne bussen oid.

Ja, ik weet dat ik (nog) te veel aan de oude TTL (en CMOS 4000) reeks hang, maar daar ben ik nu eenmaal mee opgegroeid en daar is mijn gedachtegang bij ontwerpen dan ook naar.

Wat je moet laten varen is het idee van '74xx-blokjes aan elkaar plakken', maar leer te denken in 'logische poorten/functies combineren' of op een nog meer abstract niveau (sommige beginners met FPGA denken dat 't een soort 'programmeren' is, voelt misschien zo maar dan heb je het toch niet helemaal begrepen IMHO). Een betere vergelijking: zoals je met HTML/CSS beschrijft hoe een webpagina eruit moet zien, beschrijf je met Verilog of VHDL de functie van een logica-circuit.

Dus je pakt geen 74LS32, maar (bij schematische invoer) je pakt een 2-input OR poort. 3 inputs nodig? Ook goed. 1 van de signalen is laag-actief? Goed, pak je een 3-input OR poort met 1 inverterende ingang. Of die als 74xx component bestaat maakt niet uit, en (voor een groot deel) zoekt de software wel uit hoe logica-constructies geoptimaliseerd kunnen worden zodat ze zo compact/snel mogelijk werken in jouw CPLD of FPGA.

Met schematische invoer doe je dit dmv. symbolen uitkiezen & verbindingen trekken, met een hardware description language (Verilog, VHDL) doe je dat door direct in de code aan te geven hoe signalen van elkaar afgeleid worden.

Ik denk dat je op dit moment moet kiezen of je eerst alleen even een paar projecten a la knipperLED wilt doen (pak dan bv. een XC9572 (zonder -XL als je liever met 5V-only onderdelen werkt) in 44-pin PLCC uitvoering), of dat je een ontwikkelbord wilt waar je een echte toepassing mee kunt doen. In dat geval moet je meteen kijken naar 3.3V/5V issues, aantal benodigde I/O pins, aantal macrocellen, beschikbare IC behuizingen, verkrijgbaarheid, prijs etc.

Zelf heb ik als laatste project de functie van een Sinclair ZX81 ULA in een XC9572 in 84-pin PLCC behuizing gedaan (nog met schematische invoer, zo'n 16 a 20 stuks 74xx bouwblokjes als je losse logica IC's zou gebruiken). Ideaal voor het ontwikkelen van zo'n project, niet zo geschikt als je 't klein/compact in serie wilt produceren. Voor een volgend project denk ik wel Verilog of VHDL-aanpak te kiezen, ff doorbijten maar uiteindelijk sneller/makkelijker/beter dan poortjes plaatsen & lijntjes trekken.

Maw: vraag jezelf af wat je wilt bereiken, en kies onderdelen / aanpak aan de hand daarvan.

Let even op: in het geval van Xilinx heb je alleen PLCC-behuizingen met >44 pins in de XC9500 serie (=5V intern, naar keuze 3.3V of 5V I/O), en die zijn hard op weg uit productie te gaan (=duurder, lastig verkrijgbaar). De goedkopere/snellere XC9500XL serie werkt intern op 3.3V dus dat moet je dan sowieso als voedingsspanning beschikbaar hebben. En die serie is bij >44 pins allemaal in fine pitch TQFP behuizing. Lastig voor hand-solderen, wel lekker compact als je er een 'product' mee wilt ontwikkelen.

Altera heeft vergelijkbare chips maar daar weten anderen meer over...

Op 27 februari 2012 05:14:56 schreef RetroTechie:
[...]
Kan met ISE ook.

'k Heb me rot gezocht naar een tri-state buffer.

Op 27 februari 2012 05:14:56 schreef RetroTechie:
Zoals free al aangaf, is dat alleen voor verkeer van/naar I/O pins, en niet voor het creëeren van interne bussen oid.

Ik heb me al flink verdiept in de opbouw van diverse CPLD's en was ook al tot die conclusie gekomen.

Op 27 februari 2012 05:14:56 schreef RetroTechie:
[...]
Wat je moet laten varen is het idee van '74xx-blokjes aan elkaar plakken', maar leer te denken in 'logische poorten/functies combineren' of op een nog meer abstract niveau (sommige beginners met FPGA denken dat 't een soort 'programmeren' is, voelt misschien zo maar dan heb je het toch niet helemaal begrepen IMHO).

Vandaar dat ik al zei:

'k Zal daar in de loop der tijd wel moeten leren vanaf te stappen, maar 'k moet ergens beginnen, hè?!

Op 27 februari 2012 05:14:56 schreef RetroTechie:
Dus je pakt geen 74LS32, maar (bij schematische invoer) je pakt een 2-input OR poort. 3 inputs nodig? Ook goed. 1 van de signalen is laag-actief? Goed, pak je een 3-input OR poort met 1 inverterende ingang. Of die als 74xx component bestaat maakt niet uit, en (voor een groot deel) zoekt de software wel uit hoe logica-constructies geoptimaliseerd kunnen worden zodat ze zo compact/snel mogelijk werken in jouw CPLD of FPGA.

Yup, dat is sowieso al mijn uitgangspunt: niet hele 74xx chippies plakken, maar stukjes eruit gebruiken. Desondanks was ik op zoek naar een 74373, omdat daarin een D-latch met tri-state output in zit. Die D-latch heb ik al wel gevonden in ISE, maar die tri-state poort niet. Dat Quartus de '373 kent, gaf mij meer de indruk dat 't dan ook tri-state poortjes kent en dus kan wat ik zoek.

Op 27 februari 2012 05:14:56 schreef RetroTechie:
Met schematische invoer doe je dit dmv. symbolen uitkiezen & verbindingen trekken, met een hardware description language (Verilog, VHDL) doe je dat door direct in de code aan te geven hoe signalen van elkaar afgeleid worden.

Ik heb 'vroeger' op de HTS al wel VHDL gehad. De alternatieve betekenis voor het acroniem was toen al snel ontstaan: Very Hard Description Language. 't Is inderdaad geen programmeertaal, zoals die voor een µC/µP en da's vooral in 't begin een lastig concept.

Op 27 februari 2012 05:14:56 schreef RetroTechie:
Let even op: in het geval van Xilinx heb je alleen PLCC-behuizingen met >44 pins in de XC9500 serie (=5V intern, naar keuze 3.3V of 5V I/O), en die zijn hard op weg uit productie te gaan (=duurder, lastig verkrijgbaar). De goedkopere/snellere XC9500XL serie werkt intern op 3.3V dus dat moet je dan sowieso als voedingsspanning beschikbaar hebben. En die serie is bij >44 pins allemaal in fine pitch TQFP behuizing. Lastig voor hand-solderen, wel lekker compact als je er een 'product' mee wilt ontwikkelen.

Altera heeft vergelijkbare chips maar daar weten anderen meer over...

Mijn voorkeur ging inderdaad al uit naar de XL versie van de 9500 (mede omdat de MSP430 ook op 3.3V draait). Het fijne van de XC9572(XL) is dat die ook in 64-pin QFP verkrijgbaar is. Een package die bij Altera niet gebruikt wordt.

Afijn, inmiddels heb ik zowel Quartus als ISE op m'n PC geïnstalleerd staan. Komende dagen ga ik met beide verder aan de slag en ga ik evalueren welk pakket voor mij het prettigst werkt en ga ik me nog wat meer oriënteren in de beschikbare CPLD varianten van zowel Xilinx als Altera (met name kwa package en prijs).

Op 27 februari 2012 07:35:18 schreef MNM(tm):
..op de HTS al wel VHDL gehad. De alternatieve betekenis voor het acroniem was toen al snel ontstaan: Very Hard Description Language.

Ach, je hebt toch HBO nivo?! Dan is het wel even wennen in het begin, maar je mag van jou toch verwachten dat je die abstractie in huis hebt. Anders lever je diploma maar weer in
Maar goed, vergeet de 74xx nummers en denk in hardware, gates. Of dat nou ISE of Quartus is, maakt m.i. weinig uit.

'tuurlijk heb ik die abstractie in huis, maar 't ging mij er hier even om dat ik kort duidelijk wilde maken wat ik wil kunnen. Uiteraard denk ik op een veel elementairder niveau dan complete blokken, zoals de 7400 serie dat is. Het ging er mij om dat als ik een '373 in een CPLD kan proppen, dat alle sub-eigenschappen van die '373 ook implementeerbaar zijn, waaronder dus selectable tri-stating.
Altera (Quartus) kan dat sowieso volgens free, ISE schijnt dat ook te kunnen volgens RetroTechie.
Zoals ik eerder al aangaf: ik moet èrgens kunnen beginnen. En dat is eerst in 'hapklare brokken', daarna in (zelf) gesneden ingrediënten en daarna de groente zelf kweken.

Ps.: tussen mijn HBO, waarin ik voor 't eerst kennis heb mogen maken met CPLD/FPGA, en nu herstarten met CPLD's zit zo'n 10 jaar stilte. Wat ik toen wist van CPLD's/FPGA's/VHDL is gewoon op. Weg. Foetsie. (Fijn, zo'n burn-out. ) 'k Moet dus gewoon vanaf nul beginnen.

[Bericht gewijzigd door MNM(tm) op maandag 27 februari 2012 11:34:52 (17%)]

Op 27 februari 2012 07:35:18 schreef MNM(tm):
'k Heb me rot gezocht naar een tri-state buffer.

In Xilinx ISE: (met schema open) "Add Symbol"
In vakje linksboven (Categories) selecteer "Buffer"
In vakje daaronder (Symbols) kies "bufe" of "buft"

BUFE is tri-state buffer met active-high enable
BUFT is tri-state buffer met active-low enable
(allebei ook in 4-voudig, 8-voudig, of 16-voudige uitvoering)
Voor details check de CPLD Libraries Guide (UG606).

In mijn laatste project daar ook een rijtje van gebruikt (en werkt naar behoren), dus geen twijfel dat XC9500 serie dit kan.

Het fijne van de XC9572(XL) is dat die ook in 64-pin QFP verkrijgbaar is. Een package die bij Altera niet gebruikt wordt.

Idd, vind ik zelf ook een leuke uitvoering. Voor niet te grote projecten een leuke combi van aantal IO pins, macrocellen & formaat behuizing. Alleen is een (adapter?)print wel noodzakelijk, voor de doe-het-zelfers onder ons zou het leuk zijn als dat ding ook in PLCC te krijgen zou zijn. Maar goed je kunt niet alles hebben.

Volgens mij maakt Altera of Xilinx eigenlijk weinig uit, zolang je maar een component kunt vinden die aan je eisen voldoet, en je passende programmeer-hardware hebt. Belangrijk vindt ik ook of gekozen component nog actueel is (lees: nog geproduceerd & door actuele versie v/d software ondersteund wordt). De ontwerp software wen je wel aan...

Gisteravond met Quartus aan de slag gegaan. Binnen een uur m'n schakeling ingevoerd en laten compileren: ging meteen foutloos.
Wel nog een boel warnings (waaronder gezeur over licenties), maar de meeste daarvan zijn volgens mij niet boeiend.
Ik kan alleen nog niet vinden hoe ik de I/O-pinnen in m'n schema kan koppelen aan de fysieke pinnen van het gekozen device.
Ik heb wel een 'pin planner' gevonden, maar die geeft alleen maar een afbeelding van een chip die waar ik nix mee kan. Logischer zou zijn als ik de gekozen pckage (QFP-100) te zien zou krijgen?!

Dat zit er ook in.
Je krijgt netjes de chip te zien met zijn pinnen, gecodeerd met een kleurtje per io bank. ( die dingen werken met banken: elke bank heeft zijn eigen vcc gnd paar. Met andere woorden je kan translatie doen als je wilt. Bank 1 op 5 volt bank 2 op 3.3 volt bijvoorbeeld.

Onder de afbeelding van de chip staat een excel achtige tabel . Daarin staan alle beschikbare pinnen. In de tweede kolom klik je in een veld en je krijgt een pulldown menu. Daarin kies je een van de signalen in je design.

Simpel newaar ? Ben effe vergeten op welek menu het staat maar het noemt ' pin assignments'

Op 27 februari 2012 11:32:24 schreef MNM(tm):
...tri-stating. Altera (Quartus) kan dat sowieso volgens free, ISE schijnt dat ook te kunnen

Het gaat er meer om of een device het kan, de tools ondersteunen in principe alles wat de devices kunnen.
ps, ik snap best dat het een steile leercurve is om met progr.logica te beginnen. Maar voor een HBOer moet (V)HDL niet zo enorm moeilijk zijn. Kost tijd, ja.

'k Ga me er wel een keer in verdiepen hoor, maar m'n huidige project zit gewoon helemaal als 'logische bouwsteentjes' in m'n hoofd. Als ik dan èn (V)HDL moet gaan leren èn meteen m'n project moet gaan omzetten, dan wordt 't een beetje te veel van 't goede.

Afijn, vanaaf ook weer lekker aan 't klussen geweest in Quartus. 'k kan er al aardig mee uit de voeten en ben helemaal in m'n nopjes.
Als m'n design in Quartus af is, ga ik het nog een keer helemaal opnieuw in Xilinx' ISE doen. 's Kijken of ik daar ook mee uit de voeten kan.

'k Wil nog even nadrukkelijk zeggen dat ik erg content ben met de support en info die ik tot nu toe van jullie heb gekregen. TOP!