Openmaken mc6871

MC6870_71.pdf

Inderdaad was een 2-phase bijzonder ding nu ik de spec weer zie.

Is met een paar onderdeeltjes wel te maken. (DIL24 steker, printje, processor + kristal)
Grootste probleem is nog dat de meeste moderne processortjes niet meer op 5v werken... ;)

Nou nee dus, er zit een phase shift in de 2 uitgangen.
Een van die PHI-clocks omhult de andere clock met een aantal ns. Er is wel denk ik iets te maken met wat delay lines en gating logic om exact die omhulende te maken.

In het datasheet zijn dit td en td2, die moeten minimaal 0 zijn en dat haal je dus niet met een simpele inverter, een van de flanken is dan buiten spec. en dat werkt niet. Dus je moet dan wat met gates/inverters doen om de PHI-2 binnen het andere clock window te laten vallen van 0 - 8 ns.

Sommige kleine picjes hebben een NCO (numerical controlled oscillator) en CLC's (configurable logic cells), daarmee moet het kunnen...
(NCO kan een ingestelde frequentie opwekken, en de CLC is een blok met diverse configureerbare poorten zoals inverters)

Deze kwam ik tegen in een YouTube filmpje van Digicool Things:

[Bericht gewijzigd door KGE op (27%)]

Dat is voor een 6809 en die heeft geen 2-fase clock nodig zover ik weet.

Ligt eraan of je een 6809 of een 6809E hebt. De laatste heeft wel een 2-fasen-klok nodig.

de CLC is een blok met diverse configureerbare poorten zoals inverters

@Arco: in hoeverre is zo'n CLC vergelijkbaar met de PAL (programmable array logic) van een jaar of 30-40 geleden?

Van deze cellen zijn er meestal 4 of meer...

Kan zeker een oplossing zijn.

Even het datasheet erbij gepakt:

td = 0 - 9100 ns

Dit is de tijd tussen de flanken φ-2 en φ-1 als volgt:


           ------------
φ-1       /            \
----------              ----------
--------                  ----------
φ-2     \                /
         ----------------
      >|  |< td      >|  |< td

Dus φ-1 kun je wel met een inverter maken, maar dan klopt de achterflank niet. Dus je moet met een hogere clock frequentie gaan werken en wat delen (gray code) + signalen summen etc. zodanig dat φ-1 binnen de omhullende van φ-2 valt. Wordt nog een uitdaging in dat PIC chippie.

-edit- Op de foto van tidak ada staan 3 ingegoten blobjes, waarschijnlijk een "naked die" chipje voor de inverter van de clock zelf en dan nog 2 andere, geen idee wat. Moet ook wel iets van CMOS geweest zijn.

[….]

-edit- Op de foto van tidak ada staan 3 ingegoten blobjes, waarschijnlijk een "naked die" chipje voor de inverter van de clock zelf en dan nog 2 andere, geen idee wat. Moet ook wel iets van CMOS geweest zijn.

Kan het geen MOS zijn? CMOS was in die tijd net in opkomst; alleen RCA beheerste de markt.

Inderdaad zou denk ik wel NMOS geweest zijn. Eerste foto: Week 32 uit 1972? Is wel erg oud, de 6800 dateert toch ergens uit 1975-78 of wat later?

En die van jouw (tidak) 1971?

[Bericht gewijzigd door henri62 op (10%)]

schema staat waarschijnlijk in dit boek op blz 157(pdf nummering).
FIGURE 4-1.1-5. Monostable Clock Generator

http://bitsavers.informatik.uni-stuttgart.de/components/motorola/6800/…

Nee hoor, we gebruikten die 6800 al in 1970. :o Misleid door de datum code 7135. Het blijkt dat zowel de 6800 als de 8080 processors pas in 1974 op de markt zijn gekomen….! Lekker bekvechten tussen voorstandrs van RISC versus CISC processoren (8080) >:)

Mijn 6871A lijkt uit week 35 van 1971 te stammen (andrsom kan niet).
Edit:
What in hell was die clock oscillator voor ontworpen, drie jaar vóór de MC6800 ??

[Bericht gewijzigd door Tidak Ada op (45%)]

Op 4 september 2023 19:08:16 schreef Tidak Ada:
What in hell was die clock oscillator voor ontworpen, drie jaar vóór de MC6800 ??

Daarom vond ik die 1971 ook al vreemd 3 posts geleden.
Misschien dat ze jaren aan het stoeien geweest zijn voordat de processor pas deed wat die moest doen?

Toen kon je een stuk minder aan simulaties doen en alles was tijdrovend.

Het kan in ieder geval gemaakt worden met een PIO blok van de RP2040.

Beide pulsen 400ns en steeds 100ns beide laag?


wrapto: 
set 1 [4]
clr 1 
set 0 [4]
clr 0 
wrap

Syntax ben ik een beetje roestig, maar zoiets zou het programma worden. Dan instellen om op 10MHz te draaien (12.5 clocks per cycle) (dus je 100ns zal tussen 104 en 96ns heen en weer flippen. Pech hoor.)

Ik gebruik altijd een 74HCT245 als level shifter naar 5V.

Er staat overigens ook een andere MC6800 klokgenerator in mijn 1982 Motorola databoek: de MC6875, die heeft een extern kristal nodig maar daar staat het interne schema wel bij.
Dat in tegenstelling tot de MC6870/6871 die ook in dat boek staan maar zonder intern schema.

Hij is open.

Heeft toch andere torretjes? intern dan de 1mhz variant

Met een verfstripper verwarmen en schroevedraaier was hij los te maken.

Het ding maakt soms sluiting (spikes) gnd-vcc. Denk dat ik boven mn pet zit om te repareren.

Mn idee een atmel erin gaat denk ik niet werken, omdat de klok volgens mij al moet draaien voor reset hoog wordt.

En als je nu eens een 2,4576 MHz kristaloscillator neemt met daarachter een eenvoudige 4-deler? Dan heb je ook een 614,4 kHz output. Zeker met SMD-componentjes moet dat lukken om deze in de bestaande behuizing te frutten.

Op 22 september 2023 19:22:44 schreef Andre_avr:
Het ding maakt soms sluiting (spikes) gnd-vcc.

Met een beetje geluk is het een van de C-tjes die erin zitten die sluiting maken.
Die onder het xtal zelf zal het niet zijn.

Kwestie van kijken of je op de C-tjes ohms kunt meten en misschien het ding met hete lucht war\t warm stoken om de sluiting te reproduceren?

Te beginnen bij het bruine C-tje naast N2?

Op 22 september 2023 19:22:44 schreef Andre_avr:
Mn idee een atmel erin gaat denk ik niet werken, omdat de klok volgens mij al moet draaien voor reset hoog wordt.

Je kunt dan natuurlijk ook de reset door de Atmel laten bedienen.

Met een pic16f18857 en een 29491.2KHz kristal moet zoiets makkelijk te maken zijn...

Volgens mij kan dit met iedere moderne MCU makkelijk.

In een atmel op 20MHz maak je een loop:


uint8_t period = 160;
uint8_t teller;
while(1){
    PORTA &= 0xFD;   // lower phi2, assumed at portA.2
    PORTA != 0x01;   // raise phi1, assumed at portA.1
    teller = 0;
    while (teller <period) teller ++;
    PORTA &= 0xFE;   // Lower phi1
    PORTA != 0x02;   // raise phi2
    teller = 0;
    while (teller <period) teller ++;
}

period moet je tweaken voor de juiste frequentie, eventueel regelmatig wissellen tussen period en period+1 (voor een gemiddelde periode van period+"fractie")

Een MCU op 20MHz kan zo periodes met een granulariteit van 50ns maken. Dat is waarschijnlijk veel korter dan de flankstijlheid die de 6800 verwacht, dus de cycle-cycle jitter die je op deze manier maakt geeft geen drol.

En inderdaad, de MCU doet verder niets met zijn rekenkracht die groter is dan die van de 6800. Boeien :-)

De pic kan het geheel hardwarematig afhandelen op peripheral nivo.
Dus de cpu blijft vrij. (hoewel dat in dit geval waarschijnlijk niet nodig is... :) )

Als de TTL output ook gebruikt wordt, is 50ns niet genoeg, moet dan 25ns zijn... (verschil met de NMOS clock out)

[Bericht gewijzigd door Arco op (28%)]