scoop ontwerp

Op 9 januari 2005 22:57:55 schreef Freddy:
Ziet er goed uit.

Even over die protectie diode's. Ik kon zo snel geen datasheet van de BA516 vinden. Je hebt het over een capaciteit van en paar pF (= 2 pF ?). Daarbij komt nog de capaciteit van de PCB.
Bij een ingangsimpedantie van 1 Mohm is de grensfrequentie 500 kHz. Mijn voorkeur zou een capacitieve spanningsdeler parallel aan de weerstand spanningsdeler zijn. Beter een goed gedefinieerde ingangscapaciteit dan een ongedefinieerde kleine ingangscapaciteit.

Diode's hebben een temperatuur- en spanningsafhankelijke lekstroom. Ik kon het niet contolleren. Maar is deze klein genoeg om een verwaarloosbare invloed te hebben?

De overflow uitgang van de AD-converter zou ik gebruiken om een statusregister te setten. Een LED licht onzichtbaar op indien een spike een overflow veroorzaakt.

jep .daar moet ik morgen eens werk van maken . ga eens neuzen in de servicemanuals van HP en tektronix hoe zij het doen ... )

Met die 2 invertors maak ik een monoshot met een tijd van 0.5 seconde. dus je ziet de led. De state machine die systeem bedient registreert de overflow ook De software zal je dit dan ook vertellen.

Als het af is (zal vast nooit "compleet" af zijn) nog een mooie behuizing nodig! Zal het eens vragen aan een industrieel ontwerper (met een oog voor esthetica)

[Bericht gewijzigd door Evil Aedolon op ]

misschien heb je hier wat aan:

http://www.fpga4fun.com/digitalscope.html

Ik weet niet wat jullie stiekem achter de schermen bespreken, maar de triggering is nog een item waar over nagedacht moet worden.

In het acquisistie schema-deel staat aangegeven dat de ADC datastroom gebruikt wordt voor de triggering. Volgens mij is het veel handiger om dit deel analoog te houden.
Bij gebruik van de datastroom ben je beperkt tot "level-triggering", of je moet een DSP inzetten. Maar dat is ook niet handig in verband met de variatie in verwerkingstijd (jitter) en geen triggering op hoogfrequent signalen mogelijk is.

Trigger bron: alle kanalen, extern, line.
Trigger koppeling: AC, DC, HF, LF-rej, HF-rej. (laatste twee kantelpunt 20 kHz).
Trigger slope: pos, neg.
Hold-off (tijd instellen)

Eventueel extra:
Glitch: pos/neg puls, minimale/maximale impulsbreedte
Dropout: handig om te triggeren bij het wegvallen van het triggersignaal.
Interval: triggeren met als voorwaarde tijd tussen de triggercondities, wel, of juist niet, aan de voorwaarden voldoet.
Qualified: trigger op een flank of nivo van één kanaal met als voorwaarde dat een ander kanaal boven of onder een bepaald nivo is gekomen. Met Hold-off.

Hey free_electron

Ik zag je post van zondag 9 januari 2005 22:11:41 bij de beschrijving van "De Sampler" lijkt het (of is het zo) dat data even hard de fifo in geklokt wordt als uitgeklokt?

Waarom gebruik je dan een fifo? fifo's zijn er toch om timingsverschillen tussen 2 systemen met een verschillende klok op te lossen?
Nog even iets waarom gebruik je niet een tusb3210 voor de usb communicatie, deze chip heeft 32 io lijnen, i2c, etc. en is verkrijgbaar bij digikey en farnell voor ongeveer 6 euro inc btw (dit itt die FTDI245, deze is niet echt makkelijk te koop).

Hier http://focus.ti.com/lit/ds/symlink/tusb3210.pdf kun je de datasheet vinden van die 3210.

Als het kan kun je die fifo als buffer gebruiken, en dan heb je niet eens zoveel componenten nodig voor het digitale deel van de scoop.

Op 10 januari 2005 23:34:34 schreef Freddy:
Ik weet niet wat jullie stiekem achter de schermen bespreken, maar de triggering is nog een item waar over nagedacht moet worden.

-snip ingekort -

voor het moment niks achter de schermen. had het effe te druk met iets anders.

Timing is het grootste probleem bij de trigger. Op hoge samplesnelheden meten we een trigger hebben die absoluut synchroon loopt met de AD data. Dit kan alleen als de trigger uit de A/D data stroom gehaald wordt. Anders kunnen we ahteraf geen tijd gerelateerde metingen doen. als we samples gaan missen omdat er een delay optreedt tussen krijgen we een scoop die altijd een 'hold off' heeft die groter is dan 0.

Het triggersysteem (zoals ik het nu in gedachten heb) staat toe om te specifieren : voor ieder kanaal stijgende of dalende flank , level pass, of free run ( dan speelt dit kanaal geen rol in composite trigger generatie)

hold off kan ik doen zonder problemen. Had ik nog niet aan gedacht. das een goede tip.( kwestie van een programmeerbare counter tussen trigger generator en de gate die de fifo enabled) maar in veel gevallen is het beter om diepere fifo's te gebruiken. Voor veel signalen is de looptijd niet constant en je zit er altijd 'net naast'. Maar tis makkelijk in de altera te gooien.

De maximale fifo grootte die nu op het bord kan is 128 kilosamples. das al flink wat ( op een 1024 pixel LCD monitor zijn dit 128 schermen data ... )

AC/DC trigger speelt geen rol voor een digitale trigger. Die kijkt aleen naar de absolute waarde van de A/D data. Glitch is alleen nuttig als je sneller dan onze 100mhz kan sampelen. een glitch korter dan 10nS kunnen we toch niet detecteren (we sampelen maximaal aan die snelheid) . En 10nS is niet echt een glitch meer ... ( glitch is meestal <1nS ). Ik zou wel een externe glitch detector op het analoge pad kunnen zetten die een soort 'interrupt' genereert en de trigger toch forceert.
Maar comparatoren die aan 50Mhz kunnen volgen zijn dungezaaid.

Iets wat veel belangrijker is is een programmeerbare Pre-trigger. zoadat je kan zien wat er gebeurt voor de trigger. Die zit nu in het systeem. Je kan ofwel volledig post-trigger , ofwel 1 kwart samplediepte pre , ofwel helft pre , ofwel 3/4 pre trigger. En daarvoor heb ik de digital trigger generator nodig. Afhankelijk van de gekozen mode 'ledigt' die die fifo continue. als er een trigger komt beslist ie hoeveel klokcycle de fifo nog mag geladen worden.

Ander voordeel van die digital trigger generator is dat ie precies in een altera zit. als er nog ideen boven water komen kunnen we die er achteraf nog inzetten zonder aan het bord moeten liggen prutsen , of extra alactronica nodig hebben.

enifn. laat de ideen maar komen.

Ik heb ondertussen een oplossing voor de protectie ook. Een junctie van een HF Jfet of de BE overgang uit een HF bipolair. Die dingen zijn razendsnel en hebben maar een paar femtofarad capaciteit.

Op 13 januari 2005 10:45:24 schreef surge_me:
Hey free_electron

Ik zag je post van zondag 9 januari 2005 22:11:41 bij de beschrijving van "De Sampler" lijkt het (of is het zo) dat data even hard de fifo in geklokt wordt als uitgeklokt?
-snip ingekort-

Redenen voor een FIFO.
1) zo een ding is altijd dual port dus makkelijker in board layout en geen tristate drivers nodig om tussen vullen en ledigen om te schakelen. Plus geen miserie met timing. Signalen met een looptijd van 10nS hebben direct last van skew en delay in chips waar ze door moeten.

2) een SRAM die een write cycle haalt 10nS haalt is zeeeeeer dun gezaaid en dan nog eens dual port ... en liefst ook diep geheugen ( tot 128samples) en footprintcompatible voor ieders budget ( van 2k sample tot 128 sample gaat de prijs van 5 euro naar 200 euro. tis iets meer dan 1 euro per kilosample die je erin wilt stoppen )
3) interspeeding. Tijdens acquisition gaat ie op volle snelheid draaien (bovendien wordt ie tijdens pretrigger ook nog geledigd op acquisition snelheid. Zie het als 'data' schuiven)
Eenmaal gevuld wordt ie op een tragere snelheid geledigd en de data overgehaald naar de PC.

Dus inderdaad de timing tussen de 'snelle' sampler en de 'trage' pc wordt opgelost. trouwens fifos worden ook als tijdelijk storage bgebruikt om zo data te vertragen maar toch met een gelijke snelheid aan in en uitgang door te halen.

Hmm .ik zal eens kijken naar dat TI ding. Probleem is dat dit zich als HID device enumereert en die hebben een latency + zijn een low speed device. Ik wil de doorvoer op USB zo hoog mogelijk houden want we moeten nogal flink wat data transfereren : dus enumereren als een FULL speed device. En dan moet je voor de TI een driver gaan schrijven .... en das gene kak.

De FTDI kan je bewerken met hun direct mode drivers. En dan heb je direct vol debiet als Full speed device. De FTDi gedraagt zich als een RAM interface. Dus daar hoef ik ook geen 'bitbanging' meer te gaan doen. Maar zoals gezegd ik moet de datasheet van dat TI ding eens nader bekijken.

Het is de bedoeling dat meerdere van deze scoop modules kunnen parallel gezet worden op een soort 'backplane' waar de FTDI opzit. Ik wil later dan nog een 'mini' logic analyser module maken die daar mee kan ingeplugd worden. Dan kan ik makkelijk bijvoorbeeld een A/D uitmeten. Ik kan analoog signaal en digitaal signalen parallel bekijken en zo bijvoorbeeld missing codes gaan zoeken. Een beetje zoals de Mixed Signal oscilloscopes van Agilent.

Laat de ideen maar komen. Hoe meer hoe beter.

Een idee:

Is vast niet mogelijk omdat je maar een 10-bits ADC hebt maar een spectrum analyser, uit scoop data een FFT uitvoeren en hup frequentiespectrum maar de 10bit dac zal al wat extra frequenties toevoegen lijkt me zo bij snellesignalen door in "trapjes" te meten

Zou het niet leuk zijn, als het eenmaal allemaal werkt enzo, om deze scope om te toveren naar een standalone? De FTDI backplane vervangen met een hoop ander elektronica. Een oud laptop scherm aansturen met een CLPD/FPGA, besturing met een microcontroller. :7

Maar jah... lange termijn plannen :9~

-Evil aedolon-

FFT mag geen probleem zijn. Maar die loopt op PC. T'wordt natuurlijk geen 4595 van HP maar het zal er toch redelijk uit zien. Om een deftige FFT in hardware te draaien heb ik iets meer gates nodig ( digital filters , storage etc ) Dan wordt ie te complex. Niet iedereen kan een TQFP met 208 pinnen op een halve millimeter pitch op een boardje solderen. Bovendien is een software FFT sneller aanpasbaar.JE kan dan ook eerst een interpolatie lopen. dan verdwijnen de 'trapjes' je doet software oversampling. Maar toch zal je niet veel verder komen dan 10 a 15 Mhz sweep breedte.

Maar tis inderdaad een goed idee.

-miniH0b0-
inderdaad lange termijn plannen maar ook de complexiteit van zoiets. De hardware is (voor mij) geen probleem , maar even een operating systeem ontwerpen + de procesing engine en application software om zoiets te maken ... EN de microcontroller ... je een straffe moeten hebben (iets a la xScale of i960 of PowerPC ) en daar dan weer de tools voor vinden...

En dan welk laptop scherm. Dit ding moet nabouwbaar zijn voor een groot publiek. Ik zou dan eerder denken : standaard VGA eruit. Dan kan je er aanhangen wat je maar wilt.

Op 13 januari 2005 16:19:48 schreef free_electron:
[...]

De FTDI kan je bewerken met hun direct mode drivers. En dan heb je direct vol debiet als Full speed device. De FTDi gedraagt zich als een RAM interface. Dus daar hoef ik ook geen 'bitbanging' meer te gaan doen. Maar zoals gezegd ik moet de datasheet van dat TI ding eens nader bekijken.

Als je toch voor bulk transport van data gaat (480 Mbps) zoek dan op "usb 2.0 PHY" dit levert je een hoop chips op die usb 2.0 "Hi-speed" ondersteunen dus dat is dan die 480 Mbps.

Veel van deze devices zijn gemaakt om aan een harddisk, cd-rom, dvd-rom, etc. te hangen zodat je ze extern kunt verbinden met de usb poort
b.v. TUSB6250 http://focus.ti.com/lit/ds/slls535a/slls535a.pdf

Voor die fifo's dacht ik ook een van ti "sn74v293-6pza"
datasheet : http://focus.ti.com/lit/ds/symlink/sn74v293.pdf
64 k diep en 19 bits breed, sample snelheid tot 166 Mhz

E 22,67 bij digikey (das ongeveer 2 euro meer dan die cypress fifo's, en natuurlijk zo'n beetje het 8 voudige kwa grote en 1,5 keer zo snel)

Op 14 januari 2005 08:13:43 schreef surge_me:
[...]

Als je toch voor bulk transport van data gaat (480 Mbps) zoek dan op "usb 2.0 PHY" dit levert je een hoop chips op die usb 2.0 "Hi-speed" ondersteunen dus dat is dan die 480 Mbps.

Veel van deze devices zijn gemaakt om aan een harddisk, cd-rom, dvd-rom, etc. te hangen zodat je ze extern kunt verbinden met de usb poort
b.v. TUSB6250 http://focus.ti.com/lit/ds/slls535a/slls535a.pdf

Voor die fifo's dacht ik ook een van ti "sn74v293-6pza"
datasheet : http://focus.ti.com/lit/ds/symlink/sn74v293.pdf
64 k diep en 19 bits breed, sample snelheid tot 166 Mhz

E 22,67 bij digikey (das ongeveer 2 euro meer dan die cypress fifo's, en natuurlijk zo'n beetje het 8 voudige kwa grote en 1,5 keer zo snel)

Die TI fifo lijkt zeer interessant. vooral omdat ie sneller is dan de Cypress. en 18 bit breed is wat me toestat om direct een 2 kanaal module te maken.
Heb al samples besteld.

EN de IDE controller is ook geen slecht idee. De scoop gedraagt zich als een virtuele harde schijf. We kunen een virtueel filesysteem maken.
Als je schrijft naar de scope.cfg file dan schrijf je commando's.
ieder scoop kanaal heeft dan een virutele file waar de data in staat.Als je channel1.dat file kopieert naar lokaal dan krijg je data ..... euh .... verdikke dat is het !.

de host engine (backplane van het scoopje) heeft een grote ram aan boord die een harde schijf emuleert. In de ram zit er gewoon een fat32 filesysteem waarin de datafiles en een config file staan.

hmmm . Heeft er iemand code hoe een FAT32 er uit ziet op de schijf ?

het voordeel is dat we niet moeten liggen klooien met transport systemen. De scoop gedraagt zich als een virtuele harddisk. Je kan gewoon data lezen en schrijven. Das iets om een paar nachten over te slapen

free_electron, er is toch iets dat ik nog niet snap mischien kun je mij dat uitleggen?

Als een fifo sampeled met 100 Mega sampels per seconde (Msps) en hij is 9 bits breed, dan krijg je toch 900 Mega bits per seconde (Mbps) data? of zie ik dat helemaal verkeerd?

Want als dit zo is moet je wel een hele goeie data overdracht hebben om een beetje snel data over te dragen.

De IDE controller is een zeer mooi idee, maar wat met de aansluiting op een laptop ?

Op 14 januari 2005 12:27:45 schreef surge_me:
free_electron, er is toch iets dat ik nog niet snap mischien kun je mij dat uitleggen?

Als een fifo sampeled met 100 Mega sampels per seconde (Msps) en hij is 9 bits breed, dan krijg je toch 900 Mega bits per seconde (Mbps) data? of zie ik dat helemaal verkeerd?

Want als dit zo is moet je wel een hele goeie data overdracht hebben om een beetje snel data over te dragen.

Klopt. Maar eenmaal de FIFO vol is dan stopt het samplen en wordt de fifo geledigd en op het scherm geplot, en dat is beduidend trager. Dus het speelt eingenlijk geen rol. Een FIFO van 1K woord diep gesampled aan 100MHZ zit vol achter 1/100.000 seconde.

De fifo wordt gebruikt als sample storage. Dit is het principe van elke digitale oscilloscoop. ( trouwens een analoge scoop ook hoor , aleen is daar de nalichttijd van de beeldbuis je 'geheugen' )

Op 14 januari 2005 13:17:55 schreef Mr. Digital:
De IDE controller is een zeer mooi idee, maar wat met de aansluiting op een laptop ?

Awel ? De scoop gedragt zich als een harde schij naar de buitenwereld toe. Is 'geformatteerd' als FAT32 en de files die erop staan bevatten de raw data uit de samplers. Die 'virtuele' harde schijf hangt aan een IDE to USB controller chip. Dus de scoop is zelf USB maar als je hem inplugt in de computer 'denkt' de computer dat ie een harddisk heeft gevonden.

Dus : geen driver nodig , geen kernel mode code schrijven , geen complexe firmware in de scoop nodig. En je kan de software voor de bediening van de scoop nu al beginnen schrijven. Kwestie van een fileformaat overeen te komen , de filenamen te definieren en de inhoud van scope.cfg te beschrijven.

Een harde schijf lijkt me toch wel wat traag... en niet wat groot? Kan je nog schijven van 200Mb krijgen? (voor deze soort van toepassingen)

De bedoeling is volgens mij, dat de scope aan de pc wordt gekoppeld met een usb2ata brigde chip. Hier door ziet de pc dan een verwisselbare hardeschijf. Maar dit is eigenlijk de scope. Dus er wordt helemaal geen hd gebruikt in de scope zelf.

free_electron : FAT32 specificaties->
http://home.teleport.com/~brainy/fatgen102.pdf

ow... is dat wel netjes? Lijkt me een vuile methode... Liever ingewikkeld én netjes dan

als het maar werkt :)

Op 14 januari 2005 20:04:23 schreef miniK0bo:
als het maar werkt :)

Netjes is beter?

Netjes is zeker wel beter, maar gezien free_electron de aandrijvende kracht van dit projectje is. Heeft hij in mijn ogen het laatste woord :). Ik snap namelijk nog niet hoe je een soort van HD/FAT32 wilt emuleert met elektronica, en daarmee ook de config file enzo. Maar dat zal voor free_electron slecht een kwestie van FAT32 spec's doorlezen en niet bang zijn ;).

Maar als de keuze toch gemaakt wordt voor de usb2ata brigde, is de stap wel groter om een standalone ervan te toveren

Op 14 januari 2005 11:49:50 schreef free_electron:
[...]

de host engine (backplane van het scoopje) heeft een grote ram aan boord die een harde schijf emuleert. In de ram zit er gewoon een fat32 filesysteem waarin de datafiles en een config file staan.

Enig idee hoe je al dat ram en tusb6510 en je fifo's aan elkaar knoopt (ik neem aan dat je die fifo's niet direct aan je ram kunt hangen?)

Eh met idee bedoel ik welke processor of clpd of fpga of etc.

Bon , heb wat werk gedaan om een harddisk emulatie te maken. Het lijkt niet zo moeilijk te zijn. Er komt wel wat werk bij kijken. Ik moet alles nog eens goed doorlezen en eens uitproberen.

-netjes -
Dit is geen probleem. Het systeem gedraagt zich echtals een harde schijf. dus geen probleem : harde schijf i ook netjes.

-Tusb6510-
pfff. onding. Je moet zelf verschrikkelijk veel code 'breien' om dat ding te kunnen gebruiken, en probleem is dat je niet zomaar een PID/VID kunt gebruiken. Je moet die aanvragen an USB consortium ( 1500 $ ). Beter om een voorgebakken spul te kopen : externe behuizing die USB naar 5 1/4 harde schijf doet.

Principe is dit. Het controller bord heeft een IDE poort. De computer 'ziet' dus een harde schijf. Deze harde schijf is 2 Megabyte en geformatteerd in FAT32 Er staat een vast filesysteem op met daarin 10 files : Channel1.dat tot channel8.dat , scope.dat ( dat de huidige configuratie van de scoop bevat ). al deze files zijn write protected. Ze kunnen alleen gelezen worden, trouwens je zal dan een error krijgen va de PC : access denied. In die channelx files staat de data die uit de sampler kaarten komt ( speelt geen rol of die analoog of digitaal.dat

en de laatste file config.dat is een file die alleen geschreven kan worden. De hardware detecteert write opdrachten naar de sector waar die 'virtele' schijf leeft.

in die file zet je dingen zoals gainsettings , tijdbasis ac/dc , trigger levels etc.
Interface bestaat uit een grote altera met wat ram. enk aan die memory stick dinges of een oude 'solid state DRIVE' dit is net hetzelfde. Een chip met geheugen er aan die zich gedraagt als harde schijf.

Nu kan je die IDE interface direct aan de hardisk conroller van je PC hangen ... maar je kan hem ook in een externe harddisk box op USB of Firewire stoppen !.

En da's mooi meegenomen : we moeten de USB of firewire electronica niet zelf maken , en er ook geen driver voor maken. Bovendien hebben die dozen ook een propere 5 en 12 volt voeding aan boord , en is er plaats zat om de electronica in te bouwen. zo een doos vind je voor 25 a 30 euro in computerzaken.

bijvoorbeeld http://www.newegg.com/app/Showimage.asp?image=17-145-848-01.jpg/17-145…

Ik heb ondertussen samples aangevraagd van alle IC's. ik hoop die volgende week in huis te hebben. zoals gezegd : alle mateiaal is verkrijgbaar bij een on-line shop (digikey). We kunnen dan evt een inkoopaktie opzetten om transportkosten te drukken. De kost aan materiaal zit nog altijd onder de 100 euro.

Nu wil ik van jullie nog wat input. De bedoeling is om dit project nabouwbaar te maken voor iedereen. Er zitten wel een paar zaken in die iets meer handvaardigheid vereisen dan een paar draadjes aan elkaar te solderen.

De hardware is vooral SMD ( die high speed A/D en fifos en opamps bestaan niet in normale verpakking) En voor een aantal pasieve componenten moet ook SMD gebruikt worden om de boel compact te kunnen houden. Zijn jullie daar bang voor of niet ? En zo ja specifiek waarvoor en waarom ? Kwestie van er rekeing mee te houden bij de layout van het bord om het zo eenvoudig mogelijk assembleerbaar te maken

Ik hoop tegen morgenavond een nieuwe verbeterde versie van het schema klaar te hebben en een eerste layout te kunnen tonen.

Ik volg dit topic, en hoewel ik er zelf (technisch) niet zo veel aan toe te voegen heb zou ik het ding graag ook willen bouwen als er een werkend prototype is.
Lijkt me heel handig om te hebben en de gekozen opzet vind ik erg fraai en lijkt haalbaar. (compliment ! :)
Mijn Tektronix `buizenverzameling' is eigenlijk hard aan pensioen toe..

Enkelzijdige printen zijn zelf nog wel te maken, maar dubbelzijdig met doormetaliseringen wordt lastiger lijkt me.
SMD heb ik geen enkel bezwaar tegen, hoewel ik de kleinere ( < 1/20 " ) IC's niet prettig te verwerken vind met de hand, zeker niet op een print zonder soldeermasker.