Mosfet artikel.

Op 25 december 2011 23:22:29 schreef SparkyGSX:
Pas op; een MOSFET gaat niet zeneren als je de Vdsmax overschreidt, hij gaat in avalanche breakdown.

http://people.seas.harvard.edu/~jones/es154/lectures/lecture_2/breakdo…

[update]Toen ik dat postte had ik het eerste stukje gelezen en dacht dat het ongeveer hetzelfde was: "most people use it interchangeable" (net als ik).

Maar goed, het zijn inderdaad dus verschillende effecten en mosfets gaan inderdaad waarschijnlijk in avalanche breakdown.....

Ik kan wel eens probren wat er gebeurd alleen weet ik niet of het verschil zichtbaar is op een CT
Ik denk dat er bij een mosfet geen quantum mechanische tunneling plaats vind maar eerder ionisatie, en dus avelanche breakdown.

Bij een transistor is het vrij makkelijk te testen. Zo maak je tenslotte sub nano pulsers. Bij zenering gaat er een steeds grotere stroom lopen en blijft de tunnel open en de zenerspanning constant. De overgang van sper naar zener is relatief traag. Maar bij een avelance van een transistor gaat de doorslag vreselijk snel ( sub nano) maar zodra de doorslag plaats vindt zakt de spanning over de collector-emitter en stopt het effect omdat het potentiaal verschil te laag wordt. . De tor gaat pulsen.

Ik denk dat daar het grote verschil tussen avelanche en zener zit.
Edit, dat zou dus op de CT zichtbaar moeten zijn. De zenerspanning is dan afwezig. Hij breekt door, spanning zakt, stroom loopt op en daarna stopt het weer. ( doet een tunnel diode ook niet zoiets) Bij een zener blijft de spanning redelijk gelijk en de stroom loopt door tot hij defect gaat
http://www.slack.com/concepts.html. Zie boek van Tek over semi-device measurements, daar staat ook het nodige in. De hele serie s downloadable ( ik heb de echte hier )

REW Ik kan als je wil wel wat curvetracer plaatjes maken op verzoek van bepaalde effecten voor het artikel.

Doorslaan bij een mosfet is inderdaad geen zener gedrag. er zijn 2 zaken die kunnen defect gaan :

1) de gate isolatie blaast erdoor. ( dit is de isolatie tussen kanaal en de gate electrode ). Hangt af van de dikte van die isolatie.

2) de gate barrier vliegt eruit ( dit is het isolatiegebied in het kanaal zelf. ) hangt af van de breedte van de gate.

@fred : voor je gaat pulsen : 1 puls en het is game over voor je mosfet.. bij een bipolaire treedt er schade op door temperatuurstijging in het zenering gebied. bij een mosfet is de schade metallisch van aard : met andere woorden je schiet een gat in de isolatie , het opgedampt aluminium smelt en loopt in het gat . nu heb je een short te pakken tussen gate en kanaal... game over.
een shorted gate betekent dat je de fet niet meer kan sturen. je krijgt hem nooit meer in geleiding ( of uit geleiding bij een depletion ). Barrier damage is veel destructiever van aard. ( de gate isolatie vlamt er veel makkelijker door dan de barrier. vandaar ook die zener clamps intenr in losse mosfets tussen gate en drain. ze beschermen zo die isolatie.)

indien je in 1 gat slaat krijg je inderdaad een avalanche effect...

Nog iets... MOSFET is eigenlijk een 'misnomer'.
Metal - Oxide - Semiconductor fet was origineel inderdaad zo.

je hebt een strip metaal. daaronder ligt een laag oxide ( isolator ) en daaronde rligt weer het kanaal. hier is het metaal de stuurelectrode.

Maar zo worden ze al lang niet meer gemaakt. nu gebruiken ze het oxide zelf als 'gate ( ze implanteren dat oxide gewoon zodat het bovenoppervlak geleidt... ). Slechts met de opkomst high-K materialen en beschikbaarheid van meer dan 2 metaallagen is men het weer zo gaan doen.

ga eens bij international rectifier de datasheet over de HEXFET halen. daar staan mooie tekeningskes in

Een moderne MOSFET is toch niet gelijk einde oefening als hij in avalanche breakdown gaat? Daar hebben we avalanche ratings voor; zolang de energie beperkt blijft (typisch een paar honderd mJ voor een TO220 laagspanning exemplaar, geloof ik), en je de temperatuur in de gaten houdt, moet hij in principe heel blijven, dacht ik.

Voor de duidelijkheid: ik bedoel dus een overschrijding van de Vds(max) terwijl de gate is kortgesloten naar de source, een overspanning tussen de gate en source (Vgs(max)) is natuurlijk iets anders; dan slaat de gate isolatie inderdaad direct door. De Vds(max) is wel afhankelijk van de temperatuur; ik dacht dat het bij een hogere temperatuur al bij een lagere spanning gebeurde, maar het artikel waar REW naar linkt beweert het tegengestelde.

Overigens is mijn ervaring dat de gate-source isolatie meestal doorslaat als een MOSFET de geest geeft, waarbij er een kleine weerstand (een paar ohm of zo) tussen de source en drain meetbaar is. De meeste MOSFETs die ik de laatste tijd om zeep hebben geholpen, hebben een shoot-through gehad (maandagochtend berekening van de dode tijd in processor cycles die, eh, niet helemaal correct was).

@FE: een MOSFET die goed behandeld wordt, heeft in principe toch het eeuwige leven, in tegenstelling tot IGBT modules, die na een bepaald aantal thermische cycles losbreken van het koelblok?

@fred101: om die sub-nanoseconde pulsen te kunnen zien, moet je wel een enorme bandbreedte hebben in de stroommeting (vele Ghz), dus dat lijkt me een uitdaging. Wat je nog zou kunnen proberen, is een low-pass filter maken met een kleine condensator en een vrij grote weerstand, zodat je de stap in de spanning kunt zien. Het begin en eind van de breakdown zijn dan wel te zien, maar de stroom zichtbaar maken lijkt me onmogelijk zonder apparatuur waar de meeste van ons alleen over kunnen dromen.

Een curve tracer lijkt me een heel bruikbaar instrument; zou je, bij gebrek aan zo'n ding, ook redelijke resultaten kunnen krijgen met een voeding, genoemd low-pass filter, en hoogfrequente stroomprobe aan een digitale scope? Je zou de DUT dan met een relatief laagimpedante spanningsdeler halverwege de voeding kunnen hangen, of de positieve en negatieve delen apart kunnen meten.

Op 26 december 2011 01:40:04 schreef SparkyGSX:
Voor de duidelijkheid: ik bedoel dus een overschrijding van de Vds(max) terwijl de gate is kortgesloten naar de source

-snip- shoot-through

ook bij gestuurde gate kan je doorslaan.
Data avalanche gebeuren is alleen in het kanaal. de gate die doorslaat is isolation breakdown. dat is direct catastrofaal omdat je metaal in het doorslaggebied krijgt. de gate is dan direct met het kanaal verbonden en het is einde verhaal.

Shoot through is een ander fenomeen (ik vermoed dat wat jij aanhaalt eigenlijk cross conduction is. je hebt een brug en beide mossen ( boeven en onder ) gaan simultaan in geleiding omdat je geen blindtime ingebakken hebt ? dat is cross conduction).

Bij Shoot through krijg je te maken met reverse conduction in het kanaal ( drain en source verwisselen van plaats. ) je moet daar geweldig mee opletten.
Er staat alleen een zener tussen de gate en de poot die 'gelabeld' is als drain. langs de andere kant staat er meestal geen ... of een heel zwakke. als je shootthrough krijgt heb je risico de gate isolatie op te blazen omdat je spanning plots veel te groot wordt. ( De VDGmax is veeel groter dan de VGSreverse )
Bij shoot through zit je energie te pompen tegen VGSreverse ...

Bij veel synchrone gelijkrichters heb je dat probleem. Je hebt een mos die de spoel laadt. voeding - mos - spoel - belasting.
op een bepaald moment opent die mos en schakelen we ene mos naar grond in. de stroom door dat kanaal loopt in OMGEKEERDE zin ! ( De strrom door de spoel keer timmers niet om. Met andere woorden de stroom komt uit de grond , gaat door de spoel nar de load en terug naar de mos.
Als je bij het openen van die bovenste mos niet op het juiste moment de onderste in gang zet kan je die opblazen door het shoot through fenomeen. Je bulk diode vliegt wel aan ( de diode antiparall met drain -source ) maar die heeft een zeker traagheid. je krijgt daar hoe dan ook een voltage spike. als die hoog genoeg wordt knal je de gate isolatie erdoor..

Mosfet voor synchrone rectifier toepasingen hebben meestal een extra interne diode in parallel met de bulk diode. Dat is een snelle diode. en er zitten twee extra antiserie zeners tussen gate en source. ( we gaan effe van nmos uit )

als je bij die switchers met via's in de grond zit krijg je daar ook extra inductantie ... zeer gevaarlijk om de gate er alsnog uit te blazen. ze gaan daar meestal extern ook nog snubbers of zeners overzetten (zeker bij zware gelijkrichters )

Ik bedoelde inderdaad cross conduction; ik heb die termen altijd uitwisselbaar beschouwd.

Maar als ik het goed begrijp, wordt een shoot through dus veroorzaakt door een te grote source-drain spanning, dus zodanig aangelegd dat de body diode forward biassed is, waarbij de spanningspiek wordt veroorzaakt door de forward recovery time van die diode? In de meeste datasheets wordt die forward recovery time als "verwaarloosbaar" aangemerkt, en wordt deze voornamelijk bepaald door de parasitaire inductie van de aansluitingen, bond wires, etc.

Ik snap trouwens niet wat je in zo'n geval met een zener tussen de source en gate moet; tegen de tijd dat die zener wakker wordt uit zijn winterslaap en besluit misschien toch maar iets te gaan doen (het zijn een beetje de stereotype ambtenaren onder de halfgeleiders), is die gate-source isolatie toch al lang aan diggelen?

Overigens heb ik ook wel eens MOSFETs gesloopt door een stuiterende ground van een gate driver; ik heb nooit begrepen waarom die krengen de source aansluiting van de onderste MOSFET en de logic ground (meestal) niet gescheiden hebben, zodat je geen last hebt van de inductie in het ground pad waar de grote stromen lopen. Ik ben er ook geen voorstander van om de ground van de gate driver eerst naar een sterpunt te halen, en de gate stroom dus door een grote lus te laten lopen. Je zou er een buffer voor kunnen zetten waarvan de grounds van de in- en uitgang apart uitgevoerd zijn, en je die een stukje uit elkaar mag trekken.

Dit wordt ook voor mij weer een uitermate leerzaam topic.

EDIT: overigens is Fairchild het niet eens met jouw definitie van een shoot-through; hier https://docs.google.com/viewer?a=v&q=cache:KnDJGhdCygsJ:www.fairchilds… gebruiken ze de term zoals ik gewend ben.

Ze spreken daar (iets verderop) wel over shoot-throughs in halve bruggen wanneer de bovenste MOSFET in geleiding gaat, en daarbij de drain van de onderste hard omhoog trekt, waarbij diens gate mee gaat vanwege de drain-gate capaciteit. Met een hoop lapwerk proberen ze dat te voorkomen, maar waarom zou je de gate van die onderste MOSFET niet gewoon flink onder de ground trekken, net zoals vrij gebruikelijk is met grote IGBT modules? Op die manier kun je toch een flinke marge pakken, zodat je met een grote gate step toch onder de threshold blijft.

[Bericht gewijzigd door SparkyGSX op maandag 26 december 2011 02:55:08 (25%)

Op 26 december 2011 02:35:36 schreef SparkyGSX:
Ik bedoelde inderdaad cross conduction; ik heb die termen altijd uitwisselbaar beschouwd.

dat zijn ze dus niet... maar ze worden veel verward..

Maar als ik het goed begrijp, wordt een shoot through dus veroorzaakt door een te grote source-drain spanning, dus zodanig aangelegd dat de body diode forward biassed is, waarbij de spanningspiek wordt veroorzaakt door de forward recovery time van die diode?

correct

Ik snap trouwens niet wat je in zo'n geval met een zener tussen de source en gate moet

extern niks. intern zijn dat een soort TVS diodes die ze daar bij in zetten op de zelfde 'die'. extern kan je een snubber capje plaatsen (paar honderd pf)

Overigens heb ik ook wel eens MOSFETs gesloopt door een stuiterende ground van een gate driver

ook dat kan... Een paar via's in een bord en en paar parasietjes en je hebt prijs. Het is voldoende dat de return stroom de GND verbinding van de driver aanziet als 'laagimpedantste' pad en poef .. weg zijn de bonddraden in dat arme driver chippie ...

Er komt zoveel kijken bij het ontwerpen van een systeem dat je daar niet altijd klaar zicht op hebt. Zeker nu we high power switchers hebben die in het MHz gebied draaien. daar beginnen parasieten en serie inductie een geweldig effect te hebben. Zolang je in het sub 100KHz gebied draait is er niks aan de hand. Eenmaal daarboven ....
Het moet steeds 'efficienter' en dan heb je snelle schakeltijden nodig (grote dv/dt op de gate (die dv/dt op de gate is eigenlijk een di/dt tijdens het laden en ontladen van de gate capaciteit) , grote di/dt in het kanaal )

Ik ken er ook niet overal het fijne van hoor. Mijn 'Power' is meestal beperkt tot 4 a 5 ampere en het 1.2 tot 2.2 MHz gebied. ( de switchers in harddisk draaien in dat domein. Alles moet op 0.9 volt of 1.1 volt draaien tegewnoordig en die grote SOC slikt best wel wat power op dergelijk lage spanningen.. ) en dat is al serieus problematisch om het betrouwbaar te laten draaien...

Ik heb collega's die 5 of 7 fase converters maken voor processoren.. je wordt onwel als je naar die design specs kijkt. Output voltage : 1.12 volt... 100 ampere ... en dat komt dan uit een klein ding met een paar SO8 dualmosjes errond en wat piepkleine spoeltjes... Die layout is geweldig kritisch. Maar ze proppen dat op 6 vierkante centimeter tegenwoordig ( 2 op 3 centimeter ...) 100 ampere ... Dat zijn 6 of 8 layers met 1 ounce intern en 2 of 4 ounce koper op de buiten layers.... en die vias worden volgegroeid met koper...
De spoel zijn een paar 'windingen' in de PCb waar ze ferriet overheen clampen... Dat is pas 'black magic'....

-edit- . ik heb net die fairchild dataheet gelezen... nu ben ik weer in de war ... verrek.Zij definieren 'shoot through' blijkbaar als dat 'cross conduction' fenomeen...

Het kan zijn dat ik in de war ben hoor. Er is nog een term waar ik nu effe niet kan opkomen en het zou kunnen dat dat hetgeen is wat optreedt bij reverse conduction.. ( VSG )

Ik ben geen superspecialist in die dingen. Ik weet dat die problemen bestaan, hoe ze werken en hoe je ze aanpakt... en soms haal ik ook de terminologie door elkaar...

das gelijk 'overshoot' en 'undershoot'. De mensen zien een blokgolf onder de grond doorschieten en praten over 'undershoot' ... eh nee. dat is gewoon overshoot... undershoot is als je 'te kort komt' met andere woorden als je grond niet eens haalt...

[Bericht gewijzigd door free_electron op maandag 26 december 2011 03:02:54 (12%)

http://www.pa4tim.nl/?p=1677. Over avalanching van transistors. Ik heb er nog veel meer gemaakt. De scoop is een 1 GHz analoge sample scoop. Een dso is minder geschikt. Die kan eerder overstuurd worden op zijn ingang. ( hier gaat het niet over het analoge maar over de manier waarop een analoge sample scoop werkt tov een digitale sample scoop mbt recovery bij verzadiging)
Ik heb twee curve tracers, oa de tek 576, een van de beste curvetracers ooit gemaakt (van het antieke spul dan )

Sparkry, in het nieuwe boek van LT staat heel veel uitleg mbt switchers en over het meten daaraan, msar ook over koppeling van grounds enz.
Nu ben ik geen switcher ontwerper en al helemal geen pro zols jullie maar Free heeft het boek ook. Die kan dat beter inschatten.

Op 26 december 2011 01:40:04 schreef SparkyGSX:
Een moderne MOSFET is toch niet gelijk einde oefening als hij in avalanche breakdown gaat? Daar hebben we avalanche ratings voor; zolang de energie beperkt blijft (typisch een paar honderd mJ voor een TO220 laagspanning exemplaar, geloof ik), en je de temperatuur in de gaten houdt, moet hij in principe heel blijven, dacht ik.

Ik heb een step-up converter op m'n breadboard staan. Het idee was een aantal microseconden een spoeltje op de 5V te zetten en dan de spoel z'n energie in een aantal ledjes (> 5V) te laten dumpen. Om eerst eens rustig te testen heb ik dus een commandline op m'n AVR gemaakt waarmee ik gewoon met de hand kan intikken hoeveel pulsje ik wil.

Bij het eerste pulsje meet ik al op m'n scope dus ruim 40V over de leds. Wat blijkt: De leds hebben een brandspanning meer dan 2x zo hoog als normaal bij een stroom van enkele amperes. Maar goed. De fet doet het nog steeds prima.

Ik had eerst een 10uH spoeltje. 5 microseconde pulsje. di = v dt/L = 5V * 5µs /10µH = 2.5A. De energie die uit de voeding genomen is is dan 5µs * 0.5 * 2.5A * 5V = 31 µJ. (= energie in de spoel: .5*10µH * 2.5^2 = 31µJ). Die energie vreet ie gewoon bij 40V op. (minus wat zoals de bedoeling was de ledjes in is gegaan....)

Zeg rew ,hoe kan ik plaatjes toevoegen in die wiki? Ik krijg alleen een text "mediabestand" maar hoe ik die moet uploaden weet ik niet

@rew: die LEDs vormen een stroompad, en zullen dus de dI/dt, en daarmee de spanning, beperken. Als de MOSFET een Vds van 40V (aangenomen dat je meting klopt) kunnen hebben, zouden ze niet in avalanche breakdown moeten gaan. Of je berekening klopt, is natuurlijk nog wel een beetje afhankelijk van de spoel; als die sterk verzadigd is, is de energie in werkelijkheid kleiner dan je berekend hebt.

Weet ik ook niet.

Mijn voorstel: even naar wikipedia.org gaan en ergens op "edit" clicken als je een plaatje ziet.

Oh, wacht. Je weet niet hoe ze te uploaden? Ik wist niet hoe ze in de text te voegen.....

Ondertussen op wikipedia uitgevonden:

    [[File:JFET P-Channel Labelled.svg|80px]]

Uploaden kan als het goed is via een knop in het linker menu. Of is die voor jou niet zichtbaar (ik was toen ik het testte en de plaatjes van Lambiek aan het uploaden was nog als "wikisysop" ingelogd, maar volgens mij werkt het ook voor "normale" mensen).

Ik loop achter met het uploaden van de nieuwste versies van Lambiek z'n plaatjes.

Ik wil vanmiddag nog even met eagle spelen, en dan moet ik naar een kerst-diner. Morgen hier weer meer....

@sparky hiertussendoor. Ik had eerst 7 leds * 1.8V (oranje) = 12.6V nominale brandspanning. Niet dus... Pieken 40V. De FET kan niet "40V" hebben. Die was officieel 30V. En bij 40V gaat ie zeneren, ehhh, dat mag ik niet meer zeggen: gaat ie in avalanche breakdown.

Het is een powerspoeltje, ik geloof wel dat ie een paar ampere aankan. Volgens mij komt ie uit de SMD-power-spoelen-set van Sure, dus ik heb niet echt de datasheet van het ding. Ik kan effe niet meer vinden welke fet ik had. Ik dacht uit m'n hoofd 61N02 of zo, maar dat is een sot23, terwijl het ding op m'n breadboard een kleinere variant van TO220 is.

[update]Ik kreeg toen ik net in de config had aangegeven dat uploads toegstaan zijn meteen een "upload bestand" links in het menu. Nu zie ik die niet. Hij staat wel bij "speciale paginas" onder "Mediaoverzichten en uploads".

Ah! verrek. Nu vergeten in te loggen op de wiki. Dan verschijnt uploaden. Ik zie nu dat het uploaden tot nu toe niet gewerkt heeft. Wat een puinhoop. Geen foutmeldingen als ie de bestanden niet kwijtkan. Ik heb een HEKEL aan programmas die me werk laten doen en dan zeggen dat alles goed gaat terwijl dat niet zo is. GRRrrrrr....

[Bericht gewijzigd door rew op maandag 26 december 2011 13:28:12 (17%)

Ja raar. Ik heb gezocht bij "speciale pagina's" en daar staat dat ik moet aangemeld zijn,ik ben al wel "ingelogd" en dat is kennelijk wat anders.Anyway aanmelden lukt niet met mijn credentials.Ik kan wel in de bestandenlijst kijken en daar staan wat jpg's allemaal ge-upload door Wikisysop

OK. Je moet ook nog een account aanmaken in de wiki. Kan je zelf doen. (rechtsboven aanmelden/registreren).

[update] Uploaden lijkt nog steeds niet te werken. Ik heb wat permissies breder gezet, maar er gaat nog steeds wat mis.

Het kan zijn dat je ingelogd moet zijn op de WIKI (aanmelden/registreren rechtsboven) om te mogen editen.

[Bericht gewijzigd door rew op maandag 26 december 2011 14:03:37 (52%)

Ja ik snap het ook niet helemaal.
Als je ingelogt ben, en je gaat naar bewerken dan wordt er gezegt dat je niet bevoegt bent om iets te doen.

Heb ook nog nooit iets met wiki gedaan.

Net even een MOSje geroosterd. Een buk555 enhancement mode N channel MOS.

Met de gate aan de source en de curvtracer op pulsen ( 100 Hz van 0-350 of 0-1500 V) gaat hij bij 196V zeneren of avelancen. Wat is lastig te zeggen
Het channel gaat in geleiding en de spanning blijft 96V wat bij meer vermogen ( een CT kan het vermogen begrenzen) wel snel een volt of 10 oploopt. Dus een beeld zoals een zener diode. ( ik ga nog een zener zo testen om te kijken wat voor scoop beeld dat geeft. Ik heb ook fotos maar die moet ik nog op de pc zetten.

op de scoop zie ik dan de 100 V welke steeds lineair naar 0V gaat in iets van 1 ms ( even uit mijn hoofd) den dan gelijk weer omhoog tot 100 V. ( ook bij een Vcc van 1500 V) Dat lijkt dus gewoon op zeneren. Anders zou hij bij het bereiken die 100V terug moeten vallen naar een lagere spanning ( ik meet Vds) als ik hem in DC mode zet gaat hij ook niet oscilleren, wat een tor die avelanced wel doet.

Dus een ook positief tempco. Of reactie op stroom. Meer stroom en dus hitte is een hogere zener spanning.

Ik heb ook gekeken of er nog een soort secundair zener/avelance effect is. En dat is er. Als ik hem op 220 W en 1500 V zet en de spanning opdraai in DC mode ( dus niet pulsen) dan zie ik ineens de stroom omhoog schieten en de spanning terug vallen. Dat effect is eenmalig en daarna heb je een mooie diode ( of een die denkt nu een depletion mode FET te zijn maar die niet helemaal snapt dat je bij een negatieve Vgs de deur weer dicht moet doen )

Op 26 december 2011 15:02:47 schreef fred101:
Net even een MOSje geroosterd. Een buk555 enhancement mode N channel MOS.

Met de gate aan de source en de curvtracer op pulsen ( 100 Hz van 0-350 of 0-1500 V) gaat hij bij 196V zeneren of avelancen.

hang de gate eens vie 1k aan de source... volgens mij ben je de protectie diode tussen gate en source aan het testen nu .... die 1k lost dat op.

       ---------+----  D
TZ   _|_        |
    //_\        |
      |     |---+---
G ----+----||<--    |
     _|_    |---+  _|_
    //_\        |  /_\  bulk diode
 BZ   |         |   |
       ---------+---+--- S 

TZ = top zener
BZ = bottom zener.

egeinlijk geen zeners maar een soort TVS

Even wat aangepast, had verkeerd geteld. Hij zenerde op ongeveer 100V ipv 200 ( heb het even aangepast)

Het is een logic level power fet. Er zit een beveiligings diode van source naar drain. Dat zie je ook mooi in de AC mode.

De curve tracer heeft een Vds breakdown test stand. Die heb ik gebruikt. Dat doe je door de mode schakelaar, daarmee hang je de gate aan de source. Ik weet niet of daar intern een weerstand zit maar als dat nodig is voor zo' n test verwacht ik dat van wel.
Vds breakdown is 100V volgens de datasheet dus dat klopt wel.

De fet is nu gewoon dood. Het drain source channel is gewoon permanent open. Ik heb nog niet getest of de gate naar source of drain ook open is. Hij reageerde in ieder geval niet meer op Vg steps en staat gewoon open.

Het uploaden van bestanden naar de wiki werkt nu.

Kan je ze ook zichtbaar maken nu, heb gisteren van alles geprobeerd maar kreeg het niet voor elkaar.

EDIT:
OK, ik zie dat je ze ook zichtbaar kan maken nu. Hoe wil je ze gaan plaatsen in de tekst, met snelkoppeling?.

[Bericht gewijzigd door Lambiek op dinsdag 27 december 2011 12:36:57 (38%)

Op 26 december 2011 13:12:01 schreef rew:
Ondertussen op wikipedia uitgevonden:

code:

    [[File:JFET P-Channel Labelled.svg|80px]]

OK, nou dat moet jij maar doen als je wilt, ik ga nog wat voorbeelden maken.

Ik word steeds benieuwder naar dat artikel...

@ Jochem,
Daar heb je ook alle reden toe.

@ rew,
Dat ziet er al leuk uit met dat plaatje er bij, ben je met de rest ook al bezig? En wil je even doorgeven wat er nog gemaakt moet worden.

Enerzijds, kan je degenen die je al gemaakt hebt eventueel zelf al tussenvoegen waar dat moet. (en als er technisch iets niet in orde is: Even melden: het gaat niet vanzelf goed.) Het voorbeeld heb je.

Anders duurt het nog even voordat ik er weer tijd voor heb.

Wat ik nog wil kwa plaatjes is een "complete" basis schakeling met een mosfet:

MCU output -> driver chip (met 12-15V voeding), gate weerstand, pulldown weerstand op de gate, en snubber op de output. (en een getekende Rload naar V+).

En (mogelijk daarnaast in hetzelfde plaatje) een versimpelde uitvoering MCU -> Gate -> Rload.