Hoi Eduard,
De hete lucht moet eigenlijk overal komen, zowel onder de BGA als er bovenop. Ik hou de heteluchtbron niet haaks boven de print, dat is erg ongemakkelijk. Meestal onder een 60-70 graden hoek.
Ik heb al even aangehaald dat ik bezig ben met de ontwikkelen van een volgende versie Logic Analyzer. Omdat we nu in een gebied zitten waar het aantal kanalen afdoende is voor de meeste toepassingen, wil ik een meer flexibelere oplossing bieden. Daarnaast wil ik een betere signaalintegriteit creëren door het kort houden van de draden.
Dit kort houden kunnen we doen door aparte modules te maken, los van de analyzer zelf. Hier komen dan de signalen binnen, die daarna naar de logic analyzer gestuurd kunnen worden op een verantwoorde wijze: Differential Signaling. Hierbij heb je een positief signaal, en een negatieve versie. Op deze manier kan (door het inverteren van het negatieve signaal) storingen onderdrukt worden, en een goede overdracht meer haalbaar is.
De standaar dit ik wil aanhouden is LVDS, wat staat voor Low Voltage Differential Signaling. Dit is gelukkig alom ondersteund, door FPGA's en andere snelle IC's. De overdrachtssnelheid die ik wil bereiken is 400Mbps. Per LVDS kanaal. Vier van deze LVDS kanalen verzorgen de verbinding met de externe modules, waardoor ik een 1600Mbps ter beschikking heb. Dat is goed voor 16 kanalen op 100MHz. Of misschien 2 kanalen analoog? Er zijn meer mogelijkheden.
De volgende stap is de connector tussen de Logic Analyzer en de acquisitie modules. Het liefst geen custom connector, of een moeilijk verkrijgbaar type. Mijn keuze is gevallen op Mini Displayport. Deze bied 4 afgeschermde paren voor mijn 4 LVDS lijnen, 1 afgeschermd paar voor een referentie kloksignaal, voeding, configuratie, zeg maar alles wat ik nodig heb.
De voeding op de Mini Displayport is 3.3V op 0.5A. Nu heb ik geen problemen met de stroom, maar ik heb het liefst 5V over deze lijn. Dit zou het gevaarlijk maken om deze in een échte Displayport te stoppen. Dit kunnen we ondervangen door in de eerste instantie 3.3V aan te bieden, en na een succesvolle communicatie de voeding te verhogen naar 5V.
Acht van deze Mini Displaypoort zorgen voor een hoop data. 8 keer 4x 400Mbps om precies te zijn. De Logic Analyzer moet al deze data stoppen in een Ethernet Frame, dat naar de eerder genoemde XAUI IP core verstuurd worden, die op zijn beurt deze verstuurd over vier 3.125Gbps lijnen. Als je werkt met Multi Gigabit Tranceivers is layout cruciaal. De routing, lengte, impedantie etc moeten allemaal kloppen. Tijd om eens te kijken wat voor een PCB ik nodig ga hebben.
De bovenste en onderste laag heb ik nodig voor de gigabit lijnen. Op deze manier voorkom ik stubvorming als gevolg van de via's die ik wel ergens nodig zal moeten hebben. Deze twee buitenste lagen moeten daarbinnen voorzien zijn van een massavlak, om zo de juiste impedantie te kunnen verzorgen. Daarnaast heb ik minimaal twee lagen split power plane nodig. Als ik dan ook nog twee extra signaal lagen incalculeer kom ik op 8 lagen in mijn PCB.
De 4 XAUI lijnen moeten worden omgevormd tot een enkele 10Gbps lijn die naar de SFP+ poort gaat. De TLK10031 SERDES had ik hier voor al uitgezocht. Al met al begint het blokschema voor dit ontwerp zich te vormen.
Mijn eerste pogingen voor een routing van de FPGA vallen niet mee. Om meer plaats te krijgen onder de FPGA maak ik gebruik van het feit dat een 0402 SMD onderdeel precies past tussen twee BGA aansluitingen. Op die manier hou ik meer plek over voor het routen van andere lijnen. Desondanks valt het niet mee: