Is er al een richtprijs? Release datum? Beta-download? Gratis experimenteerbord voor de 1e 50 bestellers?
met de inhoudstabel zou F_E me al blij maken 
, en de richtprijs wil ik ook wel weten.
free_electron
Silicon Member
Professioneel ElectronenTemmer - siliconvalleygarage.com - De voltooid verleden tijd van 'halfgeleider' is 'zand' ... US 8,032,693 / US 7,714,746 / US 7,355,303 / US 7,098,557 / US 6,762,632 / EP 1804159 - Real programmers write Hex into ROM
nu efkes de mensen van elektuur de tijd geven om hun werk te doen he ...
de inhoudstabel .. pfiew das een lang ding hoor. (14 paginas) als ik dat hier moet posten.... der gaat stoom uit de mods hun oren komen ...
ik zal er morgen ene pdfke van maken (van de inhoudstabel) en dat ergens neerzetten.
wow 14 pagina's, hoeveel pagina's telt dan het volledige boek stuk of 600?
eneuhmm wat zijn je andere boeken?
Gatze
Congratulations on your purchase. To begin using your quantum computer, set the power switch to both off and on simultaneously
Ik wacht ook met grote belangstelling op dit boek. Ik wil graag met FPGA's beginnen
Op 19 mei 2009 07:42:23 schreef watchout3:
wow 14 pagina's, hoeveel pagina's telt dan het volledige boek stuk of 600?eneuhmm wat zijn je andere boeken?
een pagina terug zij F_E al dat het aan 550 pagina's zat dus 600 zou goed kunnen ja.
en google eens op vincent himpe, F_E's echte naam volgens zijn profiel, kom je zo op zijn andere boeken uit denk ik.
Als ik de inhoudsopgave bekijk lijkt het of je bijna geen kennis van digitale bouwstenen moet hebben, en dat het allemaal een voor een wordt uitgelegd zodat ook de beginner er aan uit kan.
Ik wil wel zo'n boek, maar wat de richtprijs?
Jeroen Boere
IF you can't convince them, then confuse them!
Op 19 mei 2009 16:07:06 schreef stefhead:
Als ik de inhoudsopgave bekijk....
waar zie je die>??
msicaron
'Ours is the age which is proud of machines that think, and suspicious of men who try to' (H. Mumford Jones)
ik denk dat het hiervoor wachten wordt op elektor aangezien zij het boek gaan uitgeven.. Maar als richtprijs kan je eventueel naar f_e zijn vorige boek kijken of naar andere boeken met een vergelijkbaar aantal pagina's bij elektor.
@Jeroen boere: Een aantal p terug staat er een voorlopige inhoudsopgave..
[Bericht gewijzigd door msicaron op (11%)]
Lucky Luke
Eluke.nl | handgetypt | I'm a poor, lonesome cowboy, with a long, long way to go.
Het VB boek kost 42,50 bij elektuur en 29,95 bij BOL.com...
Weird...
Anyhow, mooi dat het FPGA boek uit is. Als mijn examens straks achter de rug zijn ga ik me er eens in verdiepen (hoop dat het dan te koop is tenminste)
flipflop
"We cannot solve our problems with the same thinking we used when we created them" - Albert Einstein
Post de PDF maar
big bang
Niets is zo eerlijk verdeeld als verstand: iedereen denkt er genoeg van te bezitten
Op 19 mei 2009 06:29:49 schreef free_electron:
ge gaat het nooit geloven.... tis af!
OK maat, gefeliciteerd met uw nieuw (geestes)kindje!
Tijd voor suikerbonen!
- - big bang - -
free_electron
Silicon Member
Professioneel ElectronenTemmer - siliconvalleygarage.com - De voltooid verleden tijd van 'halfgeleider' is 'zand' ... US 8,032,693 / US 7,714,746 / US 7,355,303 / US 7,098,557 / US 6,762,632 / EP 1804159 - Real programmers write Hex into ROM
bon ,dan kwak ik hier de inhoud neer : en begin nu niet met dit te quoten. anders krijgen de mods buikkrampen.
Chapter 1 : Er was eens... Booleaanse Algebra 1-18
1.1 : De operatoren 1.1-19
1.2 : De basiswetten 1.2-19
1.2.1 : De basisregels 1.2-19
1.2.2 : bewijsvoering 1.2-20
1.3 : Uitgebreide regels 1.3-21
1.3.1 : Commutativiteit 1.3-21
1.3.2 : Associativiteit 1.3-21
1.3.3 : Distributiviteit 1.3-21
1.3.4 : Absorptie 1.3-22
1.4 : De wetten van DeMorgan 1.4-22
1.5 : Overzicht van de Rekenregels 1.5-26
1.5.1 : AND met een constante 1.5-26
1.5.2 : OR met constante 1.5-26
1.5.3 : Inverter 1.5-26
1.5.4 : Bewerkingen met eigen inverse 1.5-26
1.5.5 : Commutativiteit 1.5-26
1.5.6 : Associativiteit 1.5-26
1.5.7 : Distributiviteit 1.5-26
1.5.8 : Absorptie 1.5-26
1.5.9 : De Morgan 1.5-26
Chapter 2 : De logische talstelsels 2-27
2.1 : Het binaire stelsel 2.1-27
2.1.1 : Binaire notaties 2.1-27
2.1.2 : Tellen in binair 2.1-28
2.1.3 : Speciale binaire codes 2.1-29
2.2 : Het hexadecimale talstelsel 2.2-31
2.2.1 : Tellen in HEX 2.2-31
2.3 : Conversie van talstelsels 2.3-32
2.3.1 : Conversie van en naar binair 2.3-32
2.3.2 : Conversie van en naar HEX 2.3-34
2.3.3 : Conversie tussen HEX en binair 2.3-35
2.3.4 : Octaal en andere talstelsels 2.3-36
2.4 : Notatie van de base. 2.4-36
Chapter 3 : Logische vergelijkingen 3-38
3.1 : Eenvoudige vergelijkingen 3.1-38
3.2 : Waarheidstabellen 3.2-39
3.2.1 : Opstellen van de ingangscombinaties 3.2-40
3.2.2 : Het invullend van de uitgangscondities 3.2-40
Chapter 4 : Reductie van logische vergelijkingen 4-42
4.1 : Booleaanse algebra en de Morgan 4.1-42
4.2 : Karnaugh Kaarten 4.2-42
4.2.1 : Opbouw van de kaart 4.2-43
4.2.2 : Invullen van de kaart. 4.2-44
4.2.3 : Oplossen van een KV kaart 4.2-44
4.2.4 : Karnaugh voor nultermen 4.2-46
4.3 : Quine-McCluskey 4.3-46
4.3.1 : Het QM Algoritme 4.3-47
4.3.2 : Vaststellingen 4.3-52
Chapter 5 : De Basis poorten 5-54
5.1 : De grondpoorten 5.1-54
5.1.1 : NOT 5.1-55
5.1.2 : AND 5.1-56
5.1.3 : OR 5.1-57
5.2 : Afgeleide poorten 5.2-57
5.2.1 : NAND 5.2-58
5.2.2 : NOR 5.2-58
5.2.3 : XOR 5.2-60
5.2.4 : XNOR 5.2-61
5.2.5 : Majority gate 5.2-62
5.3 : Transponeren van poorten. 5.3-63
5.3.1 : Samenvoegen en splitsen van poorten 5.3-66
5.4 : Positieve logica ten opzichte van negatieve logica. 5.4-68
5.5 : Overzicht van de basispoorten 5.5-68
Chapter 6 : Combinatorische systemen 6-70
6.1 : Encoders en Decoders 6.1-70
6.1.1 : Encoder 6.1-70
6.1.2 : Priority encoder 6.1-74
6.1.3 : Decoder 6.1-80
6.1.4 : Transcoders 6.1-80
6.1.5 : Praktische methode om snel transcoders te maken 6.1-80
6.1.6 : Vaststellingen 6.1-83
6.2 : Multiplexers en de-multiplexers 6.2-83
6.2.1 : Multiplexers 6.2-83
6.2.2 : De-multiplexers 6.2-86
6.3 : Rekenkundige circuits 6.3-88
6.3.1 : Adder schakelingen (optellers) 6.3-89
6.3.2 : Look Ahead adder 6.3-94
6.3.3 : Subtractors (aftellers) 6.3-100
6.3.4 : Multipliers (Vermenigvuldigers) 6.3-104
6.3.5 : Andere types multipliers 6.3-107
6.3.6 : Dividers (delers) 6.3-110
6.4 : Code convertoren 6.4-111
6.5 : Comparators 6.5-114
6.5.1 : De simpele comparator 6.5-115
6.5.2 : De magnitude comparator 6.5-116
6.6 : Parity en Parity generatoren 6.6-120
6.6.1 : Odd/Even detector 6.6-121
6.6.2 : Bytewise parity 6.6-121
6.6.3 : Parity correction 6.6-122
6.7 : Lookup tables 6.7-123
6.7.1 : Implementatie van logica door middel van LUTs 6.7-123
6.8 : Speciale poorten 6.8-124
6.8.1 : Tristate gates 6.8-125
6.8.2 : Bus multiplexing 6.8-125
6.8.3 : Bus Switches 6.8-127
6.8.4 : Analoge switches 6.8-128
6.8.5 : Expandable poorten 6.8-130
6.8.6 : Open Collector / Drain / Emittor / Source 6.8-130
6.8.7 : Wired logica 6.8-132
Chapter 7 : Geheugen elementen 7-134
7.1 : De RS flipflop 7.1-134
7.1.1 : De transformatie naar identieke poorten 7.1-136
7.2 : De RST flipflop 7.2-139
7.3 : De Latch 7.3-140
7.4 : Foutloze RS flipflop 7.4-140
7.5 : Geavanceerde Flipflops 7.5-141
7.5.1 : Flankgestuurde flipflops 7.5-142
7.6 : De JK flipflop 7.6-144
7.6.1 : Afwijkende JK flipflops 7.6-145
7.6.2 : Foutcondities van een JK flipflop. 7.6-146
7.7 : Flipflops met asynchrone set en reset ingangen 7.7-148
7.8 : De JK flipflop als universele bouwsteen 7.8-149
7.9 : Speciale flipflops 7.9-150
7.9.1 : Dubbel geklokte flipflops 7.9-150
7.9.2 : NOT flipflops 7.9-151
7.10 : Flipflop Symbolen 7.10-152
7.10.1 : Praktische flipflops 7.10-153
7.10.2 : Toepassingen 7.10-153
Chapter 8 : Ontwerpen met Geheugen elementen 8-157
8.1 : Registers 8.1-158
8.1.1 : Transparante registers. 8.1-158
8.1.2 : Edge triggered registers 8.1-159
8.1.3 : Praktische Registers 8.1-160
8.2 : Schuifregisters 8.2-161
8.2.1 : Serial In / Parallel Out 8.2-161
8.2.2 : Parallel in Serial out 8.2-166
8.2.3 : First In, First Out / FIFO 8.2-168
8.2.4 : Last in, First out / LIFO 8.2-171
8.2.5 : Praktische toepassing van schuifregisters. 8.2-172
8.2.6 : Schuifregisters anders gemaakt 8.2-176
8.3 : Tellers 8.3-177
8.3.1 : Teller definities 8.3-177
8.3.2 : Asynchrone tellers 8.3-179
8.3.3 : Synchrone tellers 8.3-183
8.3.4 : State counters. 8.3-190
8.3.5 : Praktische tellers 8.3-191
8.4 : Delers 8.4-195
8.5 : Binary Rate Multipliers 8.5-197
8.5.2 : Waarom BRM generatoren beter werken dan PWM. 8.5-200
8.6 : LFS registers en PRBS generatoren 8.6-200
8.7 : State Machines 8.7-203
8.7.1 : Het Bubble of State diagram. 8.7-204
8.7.2 : Moore machines 8.7-206
8.7.3 : Mealy machines 8.7-206
8.7.4 : Implementatie van machines. 8.7-207
8.8 : Multiphase generatoren 8.8-208
8.8.1 : Non-Overlapping generatoren 8.8-209
8.8.2 : Overlapping generatoren 8.8-211
8.8.3 : Het maken van Multiphase generatoren 8.8-211
8.9 : PLL circuits 8.9-212
8.9.1 : De fase comparator. 8.9-213
8.9.2 : De deler 8.9-214
8.9.3 : De referentieoscillator 8.9-214
8.9.4 : Praktische PLLs: De 4046 en 7046 8.9-214
8.9.5 : PLL in FPGA 8.9-215
8.10 : Synchronisers 8.10-216
8.10.1 : Synchroniseren van signalen. 8.10-217
8.10.2 : Gevaren van synchroniseren 8.10-218
8.10.3 : Clock synchronisers 8.10-218
8.11 : Debouncers 8.11-220
8.11.1 : RS flipflop als debouncer 8.11-221
8.11.2 : Shifter loop 8.11-222
8.11.3 : Counter loop. 8.11-223
8.11.4 : Analogische Debouncer 8.11-224
8.12 : Edge detectoren 8.12-224
8.12.1 : Stabiele edge detector 8.12-225
8.12.2 : Detecteren van beide edges 8.12-226
8.13 : Memory elementen 8.13-226
8.13.1 : RAM 8.13-227
8.13.2 : ROM 8.13-232
8.13.3 : Non Volatile RAM 8.13-240
8.13.4 : Multiport 8.13-244
8.13.5 : Dual Port 8.13-245
Chapter 9 : Vaste Logica Families 9-247
9.1 : RTL en DTL 9.1-247
9.1.1 : RTL 9.1-248
9.1.2 : DTL 9.1-249
9.2 : TTL 9.2-250
9.3 : ECL 9.3-252
9.4 : NMOS 9.4-254
9.5 : CMOS 9.5-254
9.6 : I2L 9.6-255
9.7 : GTL / BTL 9.7-256
9.8 : Overzicht van de gangbare families 9.8-256
9.9 : Verpakkingen 9.9-257
9.9.1 : DIL / DIP 9.9-258
9.9.2 : PGA 9.9-259
9.9.3 : LCC / PLCC 9.9-259
9.9.4 : SOJ 9.9-260
9.9.5 : SO / SOP / TSSOP 9.9-261
9.9.6 : QFP / TQFP 9.9-262
9.9.7 : BGA 9.9-263
9.9.8 : QFN 9.9-264
9.9.9 : Chipscale verpakking (flipchip) 9.9-264
Chapter 10 : Ontwerpen met echte logica 10-266
10.1 : Logische levels en de verboden zone 10.1-266
10.1.1 : De uitgangsniveaus 10.1-266
10.1.2 : De ingangs niveaus 10.1-267
10.1.3 : De verboden zone 10.1-268
10.1.4 : De uitgangsstroom 10.1-268
10.2 : Rise- en Fall-time van signalen 10.2-269
10.3 : Fan-In en fan-out 10.3-270
10.3.1 : Fan-out 10.3-270
10.3.2 : Fan-In 10.3-270
10.3.3 : Wat moet je er mee 10.3-271
10.4 : Statisch en Dynamisch Stroomverbruik 10.4-271
10.4.1 : Bipolaire technologie (TTL) 10.4-271
10.4.2 : CMOS 10.4-272
10.5 : Propagation delay 10.5-273
10.6 : Setup en hold time 10.6-273
10.7 : Race condities 10.7-274
10.7.1 : Het EXOR drama 10.7-275
10.7.2 : Glitch free EXOR 10.7-275
10.8 : Metastabiliteit 10.8-277
10.9 : Ground bounce 10.9-278
10.10 : Ringing, Overshoot en Undershoot 10.10-280
10.10.1 : Terminatieweerstanden 10.10-281
10.10.2 : Serieweerstanden 10.10-284
10.11 : Bord layout 10.11-284
10.12 : Voedingen 10.12-286
10.12.1 : Basisprincipe van een regelaar 10.12-286
10.12.2 : Impulsgedrag 10.12-287
10.12.3 : Derating van condensatoren 10.12-288
10.12.4 : vuistregels 10.12-290
10.12.5 : Bescherming van de regelaar 10.12-290
10.13 : Bord layout voor voedingsdistributie 10.13-292
10.13.1 : Scheiding van kritische voedingen. 10.13-294
10.13.2 : Digitaal versus analoog domein 10.13-295
Chapter 11 : Het lezen van een datasheet. 11-297
11.1 : De ‘Marketing’ informatie 11.1-297
11.2 : Het juiste Datasheet 11.2-297
11.2.1 : De elektrische parameters 11.2-297
11.2.2 : Functionele parameters 11.2-298
11.2.3 : Pin aansluitingen 11.2-298
11.2.4 : Werk temperatuur 11.2-298
11.2.5 : Operating conditions 11.2-298
11.2.6 : Absolute maximum ratings 11.2-299
11.2.7 : Typical performance characteristics. 11.2-299
11.2.8 : Thermische informatie 11.2-299
11.2.9 : DC parameters. 11.2-299
11.2.10 : AC of switching parameters 11.2-300
11.2.11 : Package informatie 11.2-300
11.3 : Applicatie informatie 11.3-300
11.3.1 : Bord layout informatie 11.3-300
11.3.2 : Software voorbeelden 11.3-301
Chapter 12 : Logische circuits maken met klassieke bouwstenen. 12-302
12.1 : Overzicht van de belangrijkste 74xx bouwstenen 12.1-302
12.1.1 : Invertoren 12.1-302
12.1.2 : Basispoorten 12.1-303
12.1.3 : XOR en comparatoren 12.1-304
12.1.4 : Decoders 12.1-305
12.1.5 : Buffers 12.1-305
12.1.6 : Flipflops 12.1-306
12.1.7 : Schuifregisters 12.1-306
12.1.8 : Counters 12.1-307
12.1.9 : Display Drivers 12.1-308
12.1.10 : BUS registers 12.1-309
12.1.11 : BUS drivers 12.1-309
12.1.12 : Monoshots 12.1-311
12.2 : Overzicht van de belangrijkste 4xxx bouwstenen 12.2-311
12.2.1 : Invertoren 12.2-311
12.2.2 : basispoorten 12.2-312
12.2.3 : Analoge multiplexers 12.2-312
12.2.4 : Display Drivers 12.2-313
12.2.5 : Flipflops 12.2-313
12.2.6 : CMOS tellers 12.2-314
12.3 : Tips en tricks. 12.3-315
12.3.1 : Betere display drivers 12.3-315
12.3.2 : Pin compatible Schmitttrigger 12.3-316
12.3.3 : Alternatieve buffers 12.3-316
12.3.4 : Singlegate logica 12.3-317
12.3.5 : Bundelen van bussen 12.3-317
12.3.6 : Mengen van families 12.3-317
12.3.7 : Losse transistoren. 12.3-318
12.3.8 : Pull-up / pulldown 12.3-320
Chapter 13 : Interface met de buitenwereld 13-322
13.1 : Ingangscircuits 13.1-322
13.1.1 : Level Shifting 13.1-322
13.1.2 : Debouncing (ont-dendering) en filtering 13.1-324
13.1.3 : Beveiligen van ingangen 13.1-326
13.2 : Uitgangscircuits 13.2-330
13.2.1 : Spanningsaanpassing (level-shifting) 13.2-331
13.2.2 : Stroomaanpassing 13.2-334
13.2.3 : Beveiligen van uitgangstrappen 13.2-335
13.3 : Galvanisch Isoleren 13.3-335
13.3.1 : Optocouplers 13.3-336
13.3.2 : Capacitieve couplers 13.3-337
13.3.3 : Inductieve couplers. 13.3-338
13.4 : Bord Layout voor protectie 13.4-338
13.4.1 : Scheiden van gevaarlijke en veilige signalen. 13.4-338
13.4.2 : Component keuze. 13.4-339
13.4.3 : Voorbeeld 13.4-339
Chapter 14 : Analogische circuits 14-341
14.1 : Schmitttriggers 14.1-341
14.2 : Delay en impuls generatoren 14.2-342
14.2.1 : Monoshot 14.2-342
14.2.2 : Hertriggerbare Monoshot 14.2-343
14.2.3 : R/C netwerken 14.2-344
14.2.4 : Oplossingen in het digital domain 14.2-347
14.3 : Oscillatoren 14.3-349
14.3.1 : Ringoscillator 14.3-349
14.3.2 : R/C oscillator 14.3-350
14.3.3 : Kristal oscillator 14.3-351
14.4 : NE555 Universeel timing component 14.4-351
14.4.1 : 555 als Monoshot 14.4-352
14.4.2 : 555 als Monoshot ( herstartbaar ) 14.4-353
14.4.3 : 555 als oscillator 14.4-353
14.5 : Analoog digitaal omzetters 14.5-354
14.5.1 : Flash convertor 14.5-354
14.5.2 : Successive approximation 14.5-355
14.5.3 : Integrating ADC 14.5-356
14.5.4 : Sigma Delta 14.5-356
14.6 : Digitaal analoog omzetters. 14.6-358
14.6.1 : Thermometer DAC 14.6-358
14.6.2 : R-2R DAC / Resistor ladder DAC 14.6-359
14.6.3 : Binary weighted DAC 14.6-360
14.6.4 : PWM en BRM DAC 14.6-361
Chapter 15 : Programmeerbare logica 15-362
15.1 : Geschiedenis 15.1-362
15.2 : Types 15.2-364
15.2.1 : FPLA 15.2-364
15.2.2 : PAL. 15.2-366
15.2.3 : GAL. 15.2-368
15.2.4 : EPLD. 15.2-369
15.2.5 : CPLD. 15.2-371
15.2.6 : Gate Array. 15.2-372
15.2.7 : FPGA. 15.2-372
15.2.8 : Hybride componenten. 15.2-375
Chapter 16 : Ontwerpen met PLDs en FPGA. 16-376
16.1 : Voeding. 16.1-376
16.1.1 : Multivoltage IO circuits. 16.1-377
16.2 : Busvoorzieningen. 16.2-377
16.3 : Programmering. 16.3-377
16.3.1 : Programmeer voorziening van een Altera device. 16.3-378
16.3.2 : Altera Programmer. 16.3-380
16.4 : Clock voorziening. 16.4-382
16.4.1 : Oscillator modules. 16.4-383
16.4.2 : Zelfbouw oscillatoren 16.4-383
Chapter 17 : Synthesetalen 17-385
17.1 : Geschiedenis van de Synthesetalen. 17.1-385
17.1.1 : PALASM. 17.1-385
17.1.2 : ABEL. 17.1-385
17.1.3 : CUPL. 17.1-385
17.1.4 : AHDL. 17.1-386
17.1.5 : Verilog. 17.1-386
17.1.6 : VHDL. 17.1-386
17.2 : Werking van een Synthesizer. 17.2-387
17.3 : Synthese problemen. 17.3-391
17.4 : Ontwikkelsystemen. 17.4-392
Chapter 18 : Quartus tutorial. 18-394
18.1 : Installatie. 18.1-394
18.1.1 : Installeren. 18.1-394
18.1.2 : Licentie installatie. 18.1-394
18.1.3 : Firewall instellingen. 18.1-394
18.2 : Opstarten. 18.2-395
18.2.1 : De eerste start. 18.2-395
18.3 : Aanmaken van een project. 18.3-396
18.3.1 : Projectbeheer. 18.3-400
18.4 : De design omgeving. 18.4-401
18.5 : Aanmaken van het eerste blok. 18.5-401
18.5.1 : Soorten Design files. 18.5-402
18.5.2 : Andere files. 18.5-403
18.6 : Ontwerp methodologie. 18.6-404
18.6.1 : Top-down hiërarchisch ontwerp met toplevel schematic. 18.6-404
18.7 : Aanmaken van het toplevel. 18.7-404
18.8 : Tekenen van een schema. 18.8-406
18.8.1 : Componenten plaatsen en verplaatsen. 18.8-406
18.8.2 : Verbinden van componenten. 18.8-410
18.8.3 : Maken van subcircuits. 18.8-411
18.9 : Aanmaken van een HDL bestand. 18.9-413
18.9.1 : Schrijven van code. 18.9-414
18.10 : Device assignment. 18.10-415
18.11 : De eerste compilatie. 18.11-417
18.11.1 : Pin assignment. 18.11-419
18.12 : Simulatie 18.12-421
18.12.1 : Aanmaken van de simulatie file. 18.12-421
18.12.2 : Monitoren van interne knopen. 18.12-424
18.12.3 : Aanmaken van waveforms. 18.12-427
18.13 : Speciale functieblokken. 18.13-430
18.13.1 : Counter Megafunction. 18.13-431
18.14 : Configureren van een PLL. 18.14-439
Chapter 19 : Verilog in een notendop. 19-447
19.1 : Verilog Modules. 19.1-447
19.2 : Whitespace en commentaar. 19.2-448
19.3 : Logische niveaus. 19.3-449
19.3.1 : Logische x. 19.3-449
19.3.2 : Logische z. 19.3-449
19.4 : Signalen. 19.4-449
19.4.1 : Enkelvoudige signalen. 19.4-449
19.4.2 : Signaal Vectoren. 19.4-450
19.4.3 : Praktisch gebruik van Reg en Wire. 19.4-450
19.5 : Definiëren van in en uitgangen. 19.5-451
19.5.1 : reg en wire. 19.5-451
19.5.2 : inout. 19.5-451
19.6 : Basis operatoren in Verilog. 19.6-452
19.6.1 : Logische operaties. 19.6-452
19.6.2 : Reductie operatoren. 19.6-454
19.6.3 : Afgeleide reductie operatoren. 19.6-455
19.6.4 : Relationele operatoren. 19.6-456
19.7 : Rekenkundige operaties. 19.7-457
19.7.1 : Notatie van getallen. 19.7-457
19.7.2 : Optellen en Aftellen. 19.7-459
19.7.3 : Delen en vermenigvuldigen. 19.7-459
19.8 : Andere manipulaties op vectoren. 19.8-461
19.8.1 : Schuifoperaties. 19.8-461
19.8.2 : Maken van deelvectoren. 19.8-461
19.8.3 : Groeperen van signalen. 19.8-462
19.8.4 : Replicatie van signalen. 19.8-463
19.8.5 : Conditionele operator. 19.8-464
19.9 : Basis constructies in Verilog. 19.9-465
19.9.1 : Assign. 19.9-465
19.9.2 : Blocking en Non-blocking Assignments. 19.9-466
19.9.3 : Always. 19.9-467
19.9.4 : Sensitivity lists. 19.9-470
19.9.5 : Sensitivity voor asynchrone signalen in synchroon blok. 19.9-470
19.10 : Beslissingslogica. 19.10-472
19.10.1 : If-then-else. 19.10-472
19.10.2 : Case statement. 19.10-473
19.11 : Scheduling. 19.11-475
19.12 : Defines. 19.12-476
19.13 : Verilog 2001. 19.13-476
19.13.1 : Arrays en multidimensionele arrays. 19.13-477
19.13.2 : Signed getallen. 19.13-477
19.13.3 : Module definitie. 19.13-478
19.13.4 : Automatisch creëren van nets. 19.13-479
19.13.5 : Andere elementen. 19.13-479
19.14 : Verilog2005. 19.14-479
19.14.1 : Always_ff. 19.14-480
19.14.2 : Always_comb. 19.14-480
19.14.3 : Always_latch. 19.14-480
19.15 : Praktische systemen in Verilog. 19.15-480
19.15.1 : Combinatorisch blok. 19.15-480
19.15.2 : Sequentiële logica 19.15-483
19.15.3 : Een Read/Write schuifregister, met uitgangsregister. 19.15-485
19.15.4 : State machiene. 19.15-487
Chapter 20 : VHDL in een notendop. 20-491
20.1 : VHDL Modules. 20.1-491
20.2 : Whitespace en commentaar. 20.2-492
20.3 : De standaard bibliotheken 20.3-492
20.4 : Logische niveaus. 20.4-492
20.4.1 : Logische x. 20.4-493
20.4.2 : Logische z. 20.4-493
20.5 : Signalen. 20.5-493
20.5.1 : Signaal Vectoren. 20.5-493
20.6 : Variabelen 20.6-494
20.7 : Het aanmaken van de Entity 20.7-495
20.7.1 : De poorten van een entity 20.7-495
20.8 : Basis operatoren in VHDL. 20.8-496
20.8.1 : Logische operaties. 20.8-496
20.8.2 : Afgeleide operatoren 20.8-497
20.8.3 : Relationele operatoren. 20.8-497
20.9 : Rekenkundige operaties. 20.9-498
20.9.1 : Notatie van getallen. 20.9-499
20.9.2 : Conversie van getallen 20.9-500
20.9.3 : Optellen en Aftellen. 20.9-501
20.9.4 : Delen en vermenigvuldigen. 20.9-502
20.9.5 : Modulo en remainder. 20.9-503
20.10 : Andere manipulaties op vectoren. 20.10-504
20.10.1 : Schuifoperaties. 20.10-504
20.10.2 : Roteren van vectoren 20.10-504
20.10.3 : Maken van deelvectoren. 20.10-505
20.10.4 : Groeperen van signalen. 20.10-506
20.10.5 : Constanten en Aliassen 20.10-506
20.11 : Basis constructies in VHDL. 20.11-507
20.11.1 : When. 20.11-507
20.11.2 : With-select 20.11-509
20.12 : Process 20.12-511
20.13 : Beslissingslogica. 20.13-512
20.13.1 : If-then-else. 20.13-512
20.13.2 : Case statement. 20.13-514
20.14 : Latches 20.14-515
20.15 : Edge gevoelige processen 20.15-516
20.16 : Scheduling. 20.16-516
20.17 : Praktische systemen in VHDL. 20.17-517
20.17.1 : Combinatorisch blok. 20.17-517
20.17.2 : Sequentiële logica 20.17-519
20.17.3 : Een Read/Write schuifregister, met uitgangsregister. 20.17-522
20.17.4 : State machiene. 20.17-523
Chapter 21 : Implementatie van Logica in PLD 21-527
21.1 : Het Project 21.1-527
21.2 : Schematisch ontwerp 21.2-527
21.2.1 : Display sturing 21.2-527
21.2.2 : De deler 21.2-529
21.2.3 : De tellers 21.2-531
21.2.4 : De alarmfunctie. 21.2-535
21.2.5 : Toplevel 21.2-536
21.2.6 : Verificatie 21.2-540
21.3 : Verilog ontwerp 21.3-542
21.3.1 : Display sturing 21.3-542
21.3.2 : De deler 21.3-546
21.3.3 : De tellers 21.3-548
21.3.4 : De alarmfunctie 21.3-555
21.3.5 : Toplevel 21.3-557
21.4 : VHDL ontwerp 21.4-560
21.4.1 : Display sturing 21.4-560
21.4.2 : De deler 21.4-563
21.4.3 : De tellers 21.4-565
21.4.4 : De alarmfunctie 21.4-570
Chapter 22 : Fusemap creatie en Programmatie 22-572
22.1 : Finale Device Selectie 22.1-572
22.2 : Pin toekenning 22.2-573
22.3 : Fusemap creatie 22.3-575
22.4 : Programmering 22.4-575
Chapter 23 : Experimenteerplatformen 23-577
23.1 : Terasic Max II Micro Kit 23.1-577
23.2 : Elektuur FPGA board 23.2-578
23.3 : Andere platformen 23.3-578
Jochem
If you want to succeed, double your failure rate.
Chapeau, mijn complimenten.
Misschien schaf ik 'm ook nog wel aan, maar zo te zien gaat het me toch net niet ver genoeg. Ik weet het, dat was ook de insteek van het boek niet, maar om nou een boek te kopen waarvan je de helft al over kunt slaan is ook zo wat. Het lijkt me wel een prachtig boek voor mensen die 'iets met digitale logica' willen gaan doen, en die mensen zijn er veel van. Dit wordt een mooie om aan te refereren als iemand uitleg nodig heeft in een topic en je hebt geen zin om het op te gaan schrijven 
free_electron
Silicon Member
Professioneel ElectronenTemmer - siliconvalleygarage.com - De voltooid verleden tijd van 'halfgeleider' is 'zand' ... US 8,032,693 / US 7,714,746 / US 7,355,303 / US 7,098,557 / US 6,762,632 / EP 1804159 - Real programmers write Hex into ROM
Toch efkes vertellen dat er ook aandacht besteedt wordt aan alles rond de logica... a/d d/a , voeding , protectie, i/o , drivers , ingangscircuits en nog vele meer.
die FPGA op een bord doet van zijn eigen niks .... en als hij 12 volt binnkrijgt en 5 ampere moet sturen brandt hij op... Ook daar wordt flink aandacht aan besteedt. ook zaken zoals terminatie , high speed design , bord layout, ontkopeling en nog veel meer komen ook aan bod.
@jochem. Het is inderdaad een basisboek / crossover boek.
doelgroep is mensen die niks van fpga/logica/verilog/vhdl weten je kan alle kanten uit. Je krijgt de achtergrondmaterie , een stapel voorbeelden, een hoop praktische circuits en dan ben je klaar om de serieuze boeken te beginnen lezen.
Jochem
If you want to succeed, double your failure rate.
Ik overweeg ook nog steeds om hem te kopen, eigenlijk wil ik 'm even inzien, dan krijg je een goed beeld van al die praktische dingen waar aandacht aan besteed wordt. Komt hij ook in boekhandels te liggen, of alleen online?
free_electron
Silicon Member
Professioneel ElectronenTemmer - siliconvalleygarage.com - De voltooid verleden tijd van 'halfgeleider' is 'zand' ... US 8,032,693 / US 7,714,746 / US 7,355,303 / US 7,098,557 / US 6,762,632 / EP 1804159 - Real programmers write Hex into ROM
Op 20 mei 2009 07:19:43 schreef Jochem:
Ik overweeg ook nog steeds om hem te kopen, eigenlijk wil ik 'm even inzien, dan krijg je een goed beeld van al die praktische dingen waar aandacht aan besteed wordt. Komt hij ook in boekhandels te liggen, of alleen online?
ik denk dat hij ook in boekhandels en bibliotheken komt. net zoals andere boeken van elektuur. amazon heeft mijn andere al , dus ook daar.
msicaron
'Ours is the age which is proud of machines that think, and suspicious of men who try to' (H. Mumford Jones)
Prachtig boek f_e! Hij staat op mijn verlang lijstje..
in de inhoudstabel staat bij 3.2.2 nog een foutje "Het invullend van de uitgangscondities"
EdwinNadorp
Koop hier uw kristallen bol - in 2008 ga ik m'n projecten afmaken, echt waar ....... nouja in 2009 dan ..... ehh 2010 ....
Ehh??
START de persen?
msicaron
'Ours is the age which is proud of machines that think, and suspicious of men who try to' (H. Mumford Jones)
ik neem dan die versie met typfouten wel over voor een zacht prijsje 
(IA? )
ook zaken zoals terminatie , high speed design , bord layout, ontkopeling en nog veel meer komen ook aan bod.
Staat er ook in wanneer je nu welke hoeken moet gebruiken (45°, gebogen, ...)
Heb je bij de quartus tutorial ook uitgelegd hoe je meervoudige projecten gebruikt?
of gebeurt dat in hoofdstuk 18.8.2 : Verbinden van componenten.
nog effe een lomp vraagje, in het school hebben we het DE2 Development and Education Board van altera, nu moest ik voor een projectje alle 18 knoppen inlezen en chekken of er maar 1 actief was.
Ik dacht het op deze manier te doen:
Q= S0+ ... + S17
Dus elke knop als bit te bekijken, een som ervan te maken, en dan in een if rammen om te controleren of er maar 1 actief was, maar blijkbaar lukt dat niet, ofwel?
(kan misschien een leuk probleem zijn om in je (volgende) boek te behandelen)
enfin ik heb het op deze manier opgelost:
Q= S(17) and (not S(16)) and ... and (not S(0))
De simulatie compiler doet er wel minimum zo'n 12minuten over
Op 19 mei 2009 23:17:33 schreef free_electron:
bon ,dan kwak ik hier de inhoud neer : en begin nu niet met dit te quoten. anders krijgen de mods buikkrampen....
Dat ziet er top uit. Ik heb dit hele topic eigenlijk niet gevolgt en keek eigenlijk alleen maar of er na drie jaar nog geen boek aan zat te komen. Ja dus.
Ik heb alvast een plekje in de boekenkast gemaakt.