CPLD-FPGA eenvoudige voorbeelden.

Datasnelheid voor het sram een probleem? Ik haal hier ruim 10 fps, als ik telkens het hele buffer update, en dan is mijn sram interface nog niet optimaal. Maar het is jammer dat je tijdens de refreshes van het display je buffer inhoud ziet veranderen. Maargoed, het is ook niet de bedoeling om het ding te gebruiken als film speler ofzo .

Zit nog te twijfelen of ik het hele sram buffer verander naar de SDRAM, en met DMA het display aanstuur.

Heb vanavond een bmp naar hex array convertortje gemaakt, om eens met wat echts te testen:

http://www.the12be.demon.nl/psp_lcd/DSC00290.jpg

Ik heb nog wel last van wat "ruisende" pixels, maar dat is waarschijnlijk door de lange flatcable.

Hoe mijn LED's staan, ehm, eigenlijk ben ik alleen nog maar aan het verzamelen geweest. Ik heb gewoon niet de tijd nog gehad om te gaan solderen, wat ik eigenlijk ook alleen op mijn werk wil doen met de juiste spullen zodat ik alles ineens goed kan doen (microscoop, weller met holle punt, etc).

Op 26 oktober 2007 23:40:40 schreef the12be:
Datasnelheid voor het sram een probleem? Ik haal hier ruim 10 fps, als ik telkens het hele buffer update, en dan is mijn sram interface nog niet optimaal. Maar het is jammer dat je tijdens de refreshes van het display je buffer inhoud ziet veranderen. Maargoed, het is ook niet de bedoeling om het ding te gebruiken als film speler ofzo .

Ik heb nog wel last van wat "ruisende" pixels, maar dat is waarschijnlijk door de lange flatcable.

Het is de sram niet die het probleem zal zijn eerder de toevoer voor de nieuwe data in het algemeen. Je zegt hetzelf, 10 fps voor zo een klein beeldje is veel te weinig. Moet minstens 30 fps zijn als je video wilt opplaatsen. Dat je de pixels ziet veranderen is precies omdat die te traag toekomen, dat is een probleem. Maar oké het moet niet de bedoeling zijn om echte video beelden op te zetten.

Ruisende pixels, dit lijkt mij eerder timing. SDRAM kun je ook gebruiken. Voorbeeld routines staan ook op de DE2 voorbeelden. Ik zal wel het .bmp formaat direct gebruiken om naar de SRAM te sturen dan kan ik ook beeldjes op het scherm plaatsen. Ik heb een deel van hun USB access naar de SRAM overgenomen in een testapplicatie. Daardoor kon ik tijdens de toepassing op ieder gewenst ogenblik nieuwe data naar de FPGA sturen. Ook die sourcen zitten bij de kit. Een beeldje kan ook in de flash zitten, die kun je als achtergrond full color gebruiken. Maar ook die zal eerst naar de SRAM moeten overgepompt worden want die accestijd is ongeveer 60 tot 70 nsec per byte en je moet 3 bytes lezen in 111 nsec voor full resolutie kleur ( 9Mhz clock) Die haalt hij niet. Om betrouwbaar te zijn mag ik niet onder de 60 nsec gaan per access op de flash. Ik heb dit met de LA nagemeten.

Maar als character display wordt het allemaal veel rustiger. Daar is de timing niet zo kritisch omdat de interne ram veel meer bandbreedte haalt en daar kun je ieder gewenste data path breedte onderhouden. Daar is het geen probleem om op 24 bit databus te gaan.

Maar je foto ziet er toch heel goed uit. Alhoewel, ik had liever iets met meer "kleur" erin. Ik weet niet als vrouwen daarvoor ideaal zijn

Jaaaaaaaaaaaaaaaaa!

Hij doet het. Alles doet het. Althans, moet nog wel alle uitgangen uitmeten, maar alle functionaliteit van het voorbeeld-programma (7segment) van fotoopa is te zien op het bordje.

Bedankt fotoopa, voor zo'n kant-en-klare file. Dan kun je tenminste zonder verdere kopzorgen even je bordje testen!

Wow, weer eentje erbij

Snik, snik, uw bordje is mooier dan het mijne... Maar op de mijne staan al pinheaders.....

Momenteel liggen daar 34 I/O's aangesloten op de LA en meten het resultaat van de verilog code voor de LCD 4.3". Is een hele klus, maar stap voor stap komt het wel inorde.

En nu hoop ik vele super voorbeelden van de nieuwe gebruikers te zien. Dan kan ik tenminste rustig op pensioen gaan.

Mooier?? Ach, het heeft zo lang geduurd voordat ik hem af had, dan moet het er ook wel een beetje uit zien. En, om het leed wat te verzachten, ik heb tin 'gemorst' op de vergulde B van 'Bird'. Dat goud komt nooit meer terug

De pinheaders zit ik nog steeds over te twijfelen hoe ik dat ga doen. Ik denk dat ik ze misschien toch maar gewoon erop zet en female headers met gesoldeerde draadjes maak. Het enige is dan dat er geen weerstandje in de lijn zit.

Wat betreft de super-voorbeelden: eerst maar eens even rustig de VHDL-boeken in duiken. VHDL? Ja, ik zou graag Verilog nemen gezien de vele voorbeelden hier, maar VHDL zal ik (zodra ze in de gaten krijgen dat ik over een FPGA mee kan praten) op m'n werk gaan gebruiken. Twee talen tegelijk leren lijkt me verwarrend en hoewel ik niet uit sluit dat ik Verilog er later 'bij pak' zal ik me dus eerst op VHDL gaan storten.

Ik ben de ingebouwde Quartus interactive tutorial aan het volgen, maar als ik aankom bij het hoofdstuk over de MegaWizard Plug-In Manager en ik doe de stappen na die uitgelegd zijn, stuit ik op een probleem als ik Tools->MegaWizard Plug-In Manager... klik.
In plaats van het correcte window dat ik in de tutorial zie, krijg ik dit:

De knoppen functioneren prima, maar de tekst is onleesbaar. Alle volgende pagina's van de Wizard zijn ook even slecht te lezen, hoewel de opbouw (plaatsing van alle widgets) wel juist is.

Gaat het bij jullie wel allemaal goed?

edit: @fotoopa, op uw site staat op de 'update pinnummers' pagina een verwijzing naar de laatste template onder de naam 'seven_segment.qar', terwijl dit m.i. 'schema_template.qar' zou moeten zijn (of ik begrijp het niet)

[Bericht gewijzigd door Jochem op 27 oktober 2007 22:07:14 (16%)

Offtopic: http://video.google.com/videoplay?docid=3772877694364901544

(aardige inleidende presentatie over de geschiedenis van FPGA's)

en 'w0000t': http://video.google.com/videoplay?docid=-8772176971842881223

Wat praat die man irritant zeg, ik word helemaal naar van die presentatie...

(bij je tweede link even een spatie tussen 'w0000t': en http, dan wordt het automatisch een link)

Volgens mij is 't een landgenoot van free

Maar 't is wel aardig om te zien dat er toch aardig wat google tech talks zijn over FPGA's.

Op 27 oktober 2007 21:40:17 schreef Jochem_S:
edit: @fotoopa, op uw site staat op de 'update pinnummers' pagina een verwijzing naar de laatste template onder de naam 'seven_segment.qar', terwijl dit m.i. 'schema_template.qar' zou moeten zijn (of ik begrijp het niet)

Nee, ik hou alle pin toekenningen bij in zeven_segment.qar, hoewel de anderen ook up-to-date zijn. Pin toekenningen kunnen zowel door schema entry gedaan worden waar de pinnen echt getekend worden als in verilog waar het een lijst is. De echte nummers worden toch bijgehouden en echt ingevult bij de pin tool.

Maak je een nieuw project dan kun je deze pin toekenningen via een import aan je nieuw project toekennen waardoor je geen enkele pin meer moet opnieuw nummeren. Zo maak je geen fouten meer door een verkeerde pin connectie tov je layout.

Wat je tutorial betreft, ik vermoed een verschil in Quartus versie. Maar bij een echt project zou je wel de juiste wizard met ingave moeten hebben anders is er iets verkeerd gelopen bij de install.

Mijn plaatje is dus een screenshot van een ECHT project, niet van de tutorial (ik deed alleen na wat daar stond). Ik gebruik Quartus 7.2 web edition. Deze wizard toont zich dus niet correct.

Alle ideeën zijn welkom, hoewel ik ook een mailtje naar Altera heb gedaan.

Op 27 oktober 2007 20:00:59 schreef Jochem_S:
Twee talen tegelijk leren lijkt me verwarrend en hoewel ik niet uit sluit dat ik Verilog er later 'bij pak' zal ik me dus eerst op VHDL gaan storten.

Ja, niet mixen. Ik vind het zelf de beste volgorde, eerst VHDL dan Verilog erbij. VHDL is veel stricter en leert je daardoor beter "hardware denken". Je moet precies opschrijven wat je bedoeld. De taal "bedenkt" er zelf niets bij wat in Verilog wel gebeurd. Als je eenmaal VHDL kunt, dan is Verilog een eitje. Andersom is een ander verhaal en dan krijg je al dat geklaag dat VHDL ellende is en zo. Eigenlijk ligt het dan aan de ontwerper en de taal krijgt de schult.

Bueno. Ik was al bijna in de verleiding toch maar met Verilog te beginnen gezien alle voorbeelden van o.a. fotoopa, maar voel me nu gesterkt door jouw opmerking, die bevestigt wat ik eigenlijk al dacht.
Schema-entry kan ik natuurlijk wél mee beginnen. Als ik het goed begrijp kan Quartus dan ook de bijbehorende VHDL-code produceren.

[Bericht gewijzigd door Jochem op 28 oktober 2007 11:03:01 (25%)

Verilog of VHDL, het blijft een discutiepunt. Eigenlijk maakt het allemaal niet zoveel uit. Als je al in een omgeving werkt waar de meesten VHDL gebruiken is het best daar ook mee te werken. Kan je geen van beiden en is het voor je hobby dan zal verilog veel eenvoudiger aanleren. Er is anders heel veel kans dat je na een tijdje afhaakt omdat het te moeilijk is om en de taal, de Quartus tool en de hardware zelf snel onder kontrole te krijgen. Ik ben destijds een paar keren gestart met VHDL maar door tijdsdruk ben ik toen altijd teruggevallen op schema entry. Nu die druk weggevallen is heb ik opnieuw gestart met verilog en ben ik heel blij dit te gebruiken. Maar als ik een VHDL code ergens moet oprapen maakt het mij niet zoveel uit. Kleine aanpassingen zal ik er ook wel in doorvoeren en om het te compileren maakt het allemaal geen verschil. Maar ik voel mij niets te kort met de huidige verilog code en heb geen zin om nogeens grondig naar de VHDL te gaan.

Maar op het werk zou het ook VHDL geweest zijn, precies omdat daar iedereen er mee werkt die geen schema entry doet.

Je ziet beiden hebben bestaanrecht en veel discutie daarrond heeft maar weinig zin.

Als er maar voorbeelden beschikbaar komen van mooie toepassingen

Voor die Wizard, ik zou eerst een nieuwe downloading maken van de software, de oude versie eruit wippen en opnieuw installeren. Wedden dat Altera ook die aanbevelingen doet?

Ben bezig het printje te solderen maar kom erachter dat de SD connector totaal niet op het bordje past, klopt dat? Ik heb revision B van het printje en een losse connector maar deze is een stuk kleiner, lijkt van de eerdere versie te zijn.

Op 28 oktober 2007 12:18:30 schreef madwizard:
Ben bezig het printje te solderen maar kom erachter dat de SD connector totaal niet op het bordje past, klopt dat? Ik heb revision B van het printje en een losse connector maar deze is een stuk kleiner, lijkt van de eerdere versie te zijn.

Op de info page van de SK staat de juiste foto. Blue Bird moet in het goud staan, bij de oude staat die tekst in het wit en rechts boven rond led17 en led18 zijn ook kleine verschillen, er is daar 1 fet minder op de layout.

Edit:
Mocht je een verkeerde SD connector hebben dan zou dit het minst erge zijn, een bestukte oude FPGA print maakt het moeilijker maar is ook nog aan te passen.

[Bericht gewijzigd door fotoopa op 28 oktober 2007 12:52:28 (13%)

Argh! Dan heb ik dus gewoon een oud printje Wat is dat met gouden blue bird dan? Revision C? Ik dacht dat B de nieuwe was..
Jammer dat ik niet beter heb opgelet, heb nou de achterkant al helemaal gesoldeerd.

Op beide soorten printjes staat revisie B en daardoor moeilijker uit elkaar te houden.

op de oude staat:
JUNE 2007
REVISION - B

op de nieuwe staat:
REVISION B

Als je FPGA nog niet gesoldeerd is kun je de belangrijkste aanpassing nog maken voor het solderen!

[Bericht gewijzigd door fotoopa op 28 oktober 2007 12:56:46 (23%)

Zijn die aanpassingen nog ergens te vinden? FPGA zit er nog niet op, alleen al het SMD spul aan de onderkant. Heb alleen een oud mailtje van xantus waar de fouten in staan maar niet de oplossingen. En het vragentopic van actie 1 is om een of andere reden weggehaald.

Wel irritant zeg, dacht dat alle ellende van deze actie nou wel achter de rug was. Maar heb weinig zin om de boel weer los te halen en eindeloos op een nieuwe print te wachten.

Het laatste schema staat nog online bij de SK. Je zal dit moeten vergelijken met het oude schema. De belangrijkste wijziging zit rond de EPCS1 om de AS mode te kunnen gebruiken. Op het oude schema zaten enkele aansluitingen dubbel en daardoor ontbraken er enkele andere. Maar ondanks alles zitten er ook nog fouten op het laatste schema maar het gaat hier over pinnummers die verwisseld zijn zoals CS en CS_FLASH. Je SD connector zal je maar moeilijk kunnen opsolderen, maar die heb ik ook nog niet gesoldeerd. De led aanduiding voor de 1.5V is ook gewijzigd maar eigenlijk speeld dit weinig rol want in het nieuwe zitten 2 leds opdezelfde punt aangesloten, dus zinloos. rond de VGA moet je ook eens kijken want daar zit vermoedelijk ook iets verkeerd, of gewoon voorlopig niet bestukken.
Als je FPGA toch nog niet gesoldeerd is zou ik de beide CLK ingangen pin 92 en 93 losmaken van de gnd dan kun je tenminste ook de 2de pll gebruiken door een draadje te leggen naar de andere clk of naar een CBUSx pin die je dan als clk kunt configureren in de FD232R USB chip.

Blijkbaar heb je de trofee gewonnen van de grootste pechvogel, eerst zo laat geleverd, nu verkeerde print. Je zou voor minder de moed laten zakken. Gelukkig ben je vrij ervaren en red je het wel.

@madwizard: Das echt bummer zeg, heb je helemaal geen nieuwe print ontvangen dan?

Op 28 oktober 2007 11:24:58 schreef fotoopa:
Voor die Wizard, ik zou eerst een nieuwe downloading maken van de software, de oude versie eruit wippen en opnieuw installeren. Wedden dat Altera ook die aanbevelingen doet?

Helaas, al geprobeerd... Is echt vervelend, want ook als ik bijvoorbeeld de counter uit uw voorbeeld van schema entry dubbelklik dan mis ik stukken tekst her en der:

Hé, gebruik je vista? Dit zou kunnen het probleem zijn. Ik weet niet of alles al perfect draait op vista want ik heb voor deze release al heel wat klachten gehoort. Ik gebruik nog XP maar heb recent een nieuwe labtop met Vista maar Quartus staat daar nog niet op.

Volgens Altera zou alles moeten werken op Vista. De onderdelen die problemen zouden kunnen geven zijn specifiek aangeduid op hun site (bijv. Nios).

_{Overigens, het is laptop, een computer die klein genoeg is om op schoot (lap) te kunnen}

@fotoopa: bedankt voor de info, ik ga er later nog wel eens rustig naar kijken, heb het er nu even helemaal mee gehad

Jochem_S:Geen nieuwe print ook nee, ik dacht dat dit de goede was. Wie maakt er dan ook 2 verschillende revision B's? Maarja ik heb het zelf ook niet gezien.

Ik gebruik al tijden Vista en Quartus werkt er prima op, zowel 6.1 als 7. edit: hmm moet wel zeggen dat ik een oude versie 7 heb